高灵敏度载波捕获与跟踪算法设计*

张 凯，冯月婷，李林瞳，王 进，刘昕仲

（1.上海航天电子技术研究所，上海 201109；2.上海复合材料科技有限公司，上海 201114）

0 引言

21 世纪以来，随着各国各组织将探测器成功着陆火星、土星，如美国的机遇号、勇气号探测器成功登陆火星，卡西尼号探测器飞抵土星等，深空探测越来越成为全世界各国关注的焦点。

2020 年，我国首个自主研发的火星探测器，在国际上首次一次性完成环绕、着陆和巡视任务。深空探测测控通信面临着超远距离通信、通信延迟大、工作弧段受限等技术难题，因此高灵敏度接收算法是一项重要技术[1]。本文提出的高灵敏度载波捕获与跟踪FPGA 算法实现的主要指标要求如表1 所示。

表1 主要技术指标

1 方案仿真论证

1.1 软件框架结构

高灵敏度载波捕获与跟踪方案结构如图1 所示。根据结构框图进行功能仿真，仿真模块主要实现的仿真功能如下。

（1）借助ADC 对上行70.1 MHz 的中频信号进行带通采样，采用率为40 MHz，采样后得到中心频率为9.9 MHz 的信号；

（2）将带通采样信号与本地数字振荡器（Numerically controlled oscillator，NCO）进行正交混频，变换至复频域零中频信号；

（3）借助由CIC 抽取滤波器、FIR 低通滤波器及抽取器组成的DDC 模块，对中频信号进行降速率和低通滤波处理；

（4）利用FFT 模块对零中频信号进行频率估计与捕获；

（5）复数数字锁相环跟踪复频域零中频载波。

图1 高灵敏度载波捕获框架

1.2 方案论证

1.2.1 DDC

如图1 所示，DDC 部分为正交数字下变频，主要包括数字混频器（即乘法器）、数字控制振荡器（NCO）、积分抽取CIC 抽取滤波器、FIR 补偿滤波器以及抽取器等部分[2]。中频接收信号通过AD采样后得到的数字中频信号，通过数控振荡器和乘法器进行正交下变频；CIC 抽取滤波器用于高效地实现较大倍数的抽取降速；FIR 滤波器用于抗混叠和对CIC 滤波器带内平坦度进行校正。

（1）正交混频器设计

通信机接收射频信号，经射频前端滤除绝大多数不需要的信号并下变至中频信号后，经高速模数转换器（Analog to Digital Converter，ADC）进行采样量化，最后经FPGA 实现相应的数字信号处理（测距、控制及数据传输等信号处理）。其中，在AD采样过程中，通常采用采样频率远高于基带信号带宽的频率进行过采样，目的是减少使用额外抗混跌滤波器的成本。本文的中频载波频率为70.1 MHz，AD 采样率为40 MHz，多普勒动态范围±26 kHz。正交混频器的本地震荡器NCO 设置为9.9 MHz，数据速率同AD 采样速率即40 MHz。根据带通采样定理分析，带通采样频域示意图如图2 所示。

（2）CIC 抽取滤波器

如图3 所示，多级级联CIC 抽取滤波器由积分器、抽取器和梳状器级联组成。CIC 滤波器通常作为软件无线电抽取滤波系统中的第一级，得益于其结构简单、效率高、易实现以及运算速度快等优点。

图2 带通采样频谱

图3 多级级联CIC 抽取滤波结构

在CIC 抽取滤波器中，积分器与梳状滤波器工作在不同的采样率条件下，其中积分器工作频率是梳状滤波器工作频率的D倍。为方便计算CIC 抽取滤波器的幅频和相频响应，本文将图3（a）的CIC抽取滤波器等价变换至图3（b）。因此，在高采样频率fs下的N级CIC 抽取滤波器整体传输函数和幅频响应分别为[3]：

其中：M为微分延迟因子，一般取值为1 或2；D为抽取因子；N为CIC 级联数。

本文采用3 级CIC 滤波器，主要考虑滤波效率与带外抑制，而带内平坦度可通过后级FIR 滤波器进行校正。本方案设计的CIC 滤波器的频谱特性如图4 所示。

图4 CIC 抽取滤波幅频与相频特性

（3）FIR 补偿滤波器

从图4 的CIC 仿真图可知，多级级联CIC 抽取滤波器结构的主瓣滚降特性较为显著，严重影响带内平坦度，因此需要FIR 滤波器对带内幅频响应进行补偿。

CIC 补偿滤波器的设计思路：在信号带宽内，级联一幅频响应近似为级联一幅频响应为式（2）的倒数的滤波器。式（3）给出了CIC 补偿滤波器的通带内幅频响应。倘若抽取因子D很大，那么式（3）可近似为sinc-1函数[4]。

FIR 滤波器的通带内幅频响应遵循式（3）。图5为CIC 补偿滤波器与CIC 滤波器级联的归一化频谱特性MATLAB 仿真曲线，其中采样频率为625 kHz。

图5 FIR 补偿滤波器的频谱特性

1.2.2 FFT

本系统采用基于FFT 算法进行频偏粗略捕获分析，仿真过程采用8 192 个点的FFT 进行频偏捕获估计。考虑到数据速率为625 kHz，则此时的FFT分辨率带宽为：

单次估计时间为：

单次估计期间由于多普勒变化率（200 Hz/s）引起的频偏为：

倘若取10 次FFT 计算结果取平均进行频偏估计，则此时引起的频偏为：

结果小于FFT 分辨率带宽（76.294 Hz），不会影响FFT 分析性能。FFT 载波频率估计结果，如图6 所示。

1.2.3 PLL

载波跟踪模块采用数字域理想二阶锁相环模型进行仿真建模，结构框图如图7 所示。

仿真过程中，经过一系列参数调试后，最终的载波跟踪环路的参数如下：

由此得到环路滤波器的参数：

图6 FFT 载波频率估计结果

根据仿真固有震荡频率ωn和阻尼系数ξ，可以计算出理想二阶环相应的性能参数的理论值。最大同步扫描速率、捕获时间和噪声带宽依次为[5]：

环路滤波器输出的调谐电压（捕获过程），如图8 所示。

图7 载波跟踪环结构

图8 环路滤波器输出的调谐电压（捕获过程）

2 方案性能测试

下面基于阐述的方案进行FPGA 程序编写和硬件实现情况测试，借助modelsim、XILINX 公司的嵌入式逻辑分析仪抓取软件模块中的关键信号的逻辑关系，以及借助外围仪器仪表实时观察多普勒捕获跟踪情况。

图9 为软件性能在通信机上的测试方法。首先设置接收射频信号的多普勒动态范围±26 kHz 和多普勒变化率200 Hz/s，通过频谱仪观察通信机对接收射频信号源的捕获与跟踪情况。图10 为FFT和PLL 相位锁定测试图。

图9 测试方法

图10 FFT 和PLL 相位锁定测试结果

3 结语

综上所述，方案论证较为完备，既有理论支撑又有仿真数据；在功能仿真环节，从AD 采样到最终的FFT 模块的分析信号频谱，较为完备地模拟在超低载波功率（-140 dBm）、超低信噪比下对载波捕获性能的功能进行测试，验证了本文方案的可行性。