一种模拟T/R 与变频模块一体设计的组件

2020-05-20颜廷臣王立亚

数字通信世界 2020年4期

颜廷臣，王立亚

（中国电子科技集团公司第十三研究所，石家庄 050051）

0 引言

T/R 组件是有源相控阵的核心部件，每个相控阵雷达中的T/R 组件少则上百部，多则近千部，因此数组T/R 体积和性能直接影响了整部雷达的工作性能，T/R 组件的小型化和可生产性异常关键。T/R 组件分为模拟T/R 组件和数字T/R 组件，现模拟T/R组件仍是应用主流。在有源相控阵雷达中，多个T/R 组件对应一个变频模块，实现频率的变换。

本文介绍一种C 波段的T/R 组件，将常规模拟T/R 和变频部分集成到一个电路板上，实现二次变频。器件上采用多芯片组装（MCM），利用MMIC 金丝键合组装工艺缩小组件的体积。通过腔体的合理设计，多功能芯片的应用及仿真软件的优化，实现波形控制及各项电性能特性。

1 工作原理

C 波段八通道TR 模块主要包含两个单元，一个单元为模拟T/R 单元，另一单元为收发变频单元。模拟T/R 单元含八个通道，每个通道包含一个接收支路和一个发射支路，八个通道通过功分网络合成单元合成一个通道，连接收发变频单元。收发变频单元含接收和发射支路，接收支路将C 波段射频信号进行下变频到P波段中频信号，并对该信号进行滤波放大；发射支路的功能是将P 波段中频信号上变频至C 波段滤除谐、杂波后放大输出。

产品主要包括环形器、收发开关、接收支路、低噪声放大器、发射支路驱动放大器、功率放大器和混频滤波等。

2 设计思路

2.1 腔体设计

组件内部含高功率功率放大器，最大输出可到48dBm，因此组件内盖的屏蔽性和隔墙的隔离效果，是防止自激的重要因素。另外，组件通道间距同波束合成效果有直接关系，根据公式：

式中，d 表示通道间距；λmin表示频段内最小波长；θmax表示最大波束扫描角。

式中，λ 表示波长；C 表示电磁波速度；H 表示带内最高频率。将微波信号在电路板内的传播速度，近似为光在真空中的速度，即C=3×108m/s；该项目的最高频率为H 为6GHz，这样算出波长为50mm，将sin（θmax）取最大值，并结合工程实际经验，最终将通道间距定为18mm。

组件内器件的最大输出可到48dBm，加之腔体间距很小，这对功率放大器和限幅低噪声放大器的体积及摆放位置提出了很高的要求，尤其在体积上面。功率放大器采用第三代宽禁带材料GaN 制作，为保证与前级匹配良好，输入和输出端采用兰格功分器合成的形式，这比采用威尔金森的功放体积大了许多，但能保证电性能的稳定。另外由于输出功率较大，散热和电磁耦合等都对器件体积提出一定的需求，经电性能和热仿真，最终在20mm×11mm×0.8mm 的体积内设计出符合指标要求的功率放大器。

同样，保证级联特性和耐功率要求的限幅低噪声放大器的体积也较大，设计完后的最终体积为13mm×5mm×1mm，两个器件在宽度上占据了16mm。同时，为保证通道间的隔离，通道间设计了1mm 的隔墙。由于PCB 上器件较多，对PCB 的面积需求较大，同时为保证工艺装配的便捷性，PCB 不能做分板设计，因此隔墙不能由盒体内伸出而将PCB 分断。而功放部分增益较高，这对内盖板的紧密度提出很高的要求，为保证内盖板的紧密性，采用隔墙与盒体一体设计结构。增加正面大功率部分盖板螺钉数量，增加屏蔽和隔离效果，防止腔体自激。

2.2 多功能芯片实现波形控制

组件同用户整机采用串行数据通讯，要求5μs 传输完成。数据主要实现通道选择、波形控制、增益变化等。由于数据通信简单，组件决定采用串转并芯片实现用户整机和组件的通信。串转并芯片的工作频率为10MHz，组件八个通道每次需要传输192位数据，每次传输需要19.2μs。为实现数据快速传输，组件采用4根数据传输线，两个通道共用一根，串转并芯片采用两路串联方式，实现数据通信。这样，数据传输时间缩短为4.8μs。

组件内部波形控制采用多功能芯片实现，串转并芯片和移相多功能级联，实现移相及数控衰减。多功能芯片将数控衰减器、数控移相器，收发开关，驱动放大器集成到一起，通过开关切换实现收发通道控制、移相、衰减功能，以及组件组网校准时关闭通道的匹配。芯片内部驱动放大器实现高增益和高功率输出，直接与功放级联，节省空间，实现“两片式”T/R 组件。

2.3 谐波抑制的实现

由于电磁兼容设计，组件要求谐波要求在55dBc 以上。功率放大器的谐波抑制为30dBc，环形器对谐波的抑制在18dBc 以上，为满足协议要求，功放后增加一级滤波器。滤波器PCB 采用6002板材，厚度为20mil，设计目标是：带内插损小于0.3dB，谐波抑制在10dB 以上，面积小于13mm×7mm。在满足谐波抑制前提下，尽量减少带内插损对组件效率的影响。

采用ADS 和HFSS 进行级联仿真。在ADS 中进行原理图参数设计，利用ADS 向导，设置滤波器的电性能参数，自动生成原理图参数。将原理图参数人为改进、仿真、优化。仿真曲线满足组件要求后，再生成版图进一步进行仿真，并根据组件内的PCB 空间，调整尺寸以及端口位置，调整谐振线宽度及长度，保证电性能合格。为保证一次布版成功率，将ADS 中的滤波器版图导入HFSS 中，进行三维建模仿真，模拟组件内的腔高和三维环境，以便使仿真结果和实际应用尽量吻合。

将HFSS 建模仿真后，滤波器带内插损≤0.25dB，谐波抑制≥12dBc，满足组件要求。