一种天基信息分发系统的实现*

2019-09-04王国东

通信技术 2019年7期

冯伟，王国东，陈龙，方轶，高磊

（上海航天电子技术研究所，上海 201109）

0 引言

天基信息系统是由携带各类有效载荷的航天器及相应的运行控制系统和应用系统构成的可接入陆基、海基和空基多源信息及其他信息化系统的综合信息系统。随着卫星网络技术的不断发展，各军对天基信息系统生成、传输、处理、分发的天基信息需求日益迫切。天基信息系统主要由3个系统构成：天基信息获取系统、天基信息传输系统和天基时空基准系统。信息分发系统作为天基信息传输系统的重要组成部分，是通过卫星作为中继、交换站，将获取的信息传递给地面终端。

近年来，高速率、多样化、大容量成为卫星数传的主流方向，它将计算机技术和卫星通信技术有机的融合在一起，为用户提供了更加丰富和全球化的数据服务。在此背景下，卫星高速数据编码、调制、高增益星上天线、大口径地面接收等技术发展迅速。但对于一些特殊的卫星数据用户，接收终端小型化、机动性强，地面覆盖范围针对性强，特定范围内用户数量大，接入和退出灵活，数据速率和容量相对较小，安全性要求高，同时不能影响正常的卫星测控，传统的卫星数传设备不能满足需求[1]。

天基信息分发系统针对用户的需求，研制完成了基于扩频体制和现场可编程门阵列（Field－Programmable Gate Array，FPGA）的星上分发设备。设计中重点突破与测控信道同频同码、同频异码、异频异码的抗干扰技术、一体化数据处理与加密技术、基于FPGA的可变数字频率合成技术和宽带对地赋形天线技术，适应多种轨道高度、多种速率、多种接收终端的数据服务[2]。

1 信息分发系统实现方案

本文应用的信息分发系统的特点主要有：采用S频段扩频调制体制（与测控信道同频同码、同频异码或异频异码可控），用单个FPGA实现数据处理、扩频调制和数字频率合成等功能，下行信道频率、功率都在轨可变，结合宽带对地赋形天线，适应不同用户终端、不同卫星高度的信息广播分发。在满足性能的前提下整个星上系统确保低功耗、轻量化和小型化，合理分配有限资源和技术指标，不影响卫星的传统平台和有效载荷设备，并能够装备快速响应小卫星。

2 系统信息流处理

信息分发系统内部信息流程设计见图1所示，具体说明如下。

图1 通信系统流程图

（1）数据处理模块接收星上数据信息，进行筛选、复接、高级在轨系统（Advanced Orbiting System，AOS）格式化并输出脉冲编码调制（Pulse Code Modulation，PCM）数据流至中频处理模块；

（2）中频处理模块对的数据进行线性循环（Reed-solomon，RS）编码、加扰、卷积编码和扩频调制；

（3）射频发射模块通过频率综合器产生的本振信号，对扩频后的数据进行正交相移键控（Quadrature Phase Shift Keying，QPSK）调制，调制后的信号被放大后输出。

2.1 扩频通信

本文通过对天基信息进行直接序列扩频处理，来降低发送信号的功率谱密度，实现了天基信息分发的隐蔽性、增加了链路的抗干扰和抗多径能力[3]。此外，采用扩频方式还可以实现多载波复用，当一个信息源对多个接收终端通信时，多个信息分发通道可通过采用不同的扩频码，且占用相同的载波频率，有效的节省了系统占用带宽。扩频调制原理图如图2所示，通过数据和伪码进行模2相加（即异或）实现，对IQ两路数据分别扩频，再将调制后的信号串行输出，用于调制的伪码采用10.23 MHz时钟驱动伪码发生器产生。

图2 扩频调制原理图

2.2 信道编码

信息分发系统采用RS（223，225）+卷积（2，1，7）编码，PCM码型为NRZ-S。RS码与卷积码的级联码是无线通信中常用的信道编码方式，对常见的随机噪声与突发噪声都具有较强的抵抗能力，广泛应用于各种环境下。RS码是一类具有很强纠错能力的多进制循环纠错码，在级联码中作为外码。在信息分发系统中，223 Byte信息码进入并刷新校验链后，将32级校验链依次输出，完成RS编码。具体RS编码原理框图如图3所示。

图3 RS编码原理框图

卷积码是由连续输入的信息序列得到连续输出的已编码序列。选择了约束长度为7、码率为1/2的标准卷积编码作为级联码的内码，是主要的纠错手段。

3 信息分发系统实现

3.1 射频发射模块

射频发射模块采用了集成化设计技术，提高了模块化、集成化设计的效果，达到减重设计的目的。

图4 基本卷积编码的编码过程

射频发射模块采用一次变频方案，结合单机频率流程设计，统一考虑了射频发射处理和中频收发处理，设计上针对发射杂散抑制、尺寸、重量、功耗等关键指标进行了综合考虑，选择了最佳方案。射频模块频率流程设计如图5所示。

图5 射频发射模块频率流程图

射频发射支路由锁相频率合成器、滤波器、混频器、放大器等模块组成。

本振参考信号4f0由中频处理模块产生，锁相频率合成器对本振参考信号进行倍频，产生发射支路的本振频率。

射频发射模块使用一个温补晶振作为唯一的频率基准，输出至中频处理模块，为稳定的正弦信号，作为FPGA芯片、数模转换器（Digital to Analog Converter，DAC）和数字频率合成（Direct Digital Synthesizer，DDS）处理器的工作时钟。设置配置参数，经1路DAC处理器输出1路本振参考频率f0，f0至对射频发射模块作为频率基准进行锁相倍频处理。

射频发射模块接收由中频处理模块产生7f0中频信号，经与锁相频率合成器产生的247f0混频后产生240f0射频信号，经放大滤波后输出至功放模块。

3.2 中频处理模块

中频处理模块主要负责目标数据的编码与调制，由SRAM型FPGA、反熔丝FPGA、PROM、D/A转换电路、时钟驱动电路、接口电路等组成。主要组成电路如图6所示。

图6 中频处理模块组成框图

中频处理模块接收数据处理模块输出的目标数据，经电平转换后输入SRAM型FPGA。由SRAM型FPGA对目标数据进行RS编码、加扰、卷积编码、QPSK调制，生成下行中频信号，经数模转换后输出至射频发射模块。

静态随机存储（Static Random-Access Memory，SRAM）型FPGA产生本振参考信号，经数模转换后输出至射频发射模块，以产生发射本振频率。

SRAM型FPGA和DAC的工作时钟均由射频发射模块的温补晶振产生。

SRAM型FPGA对于空间粒子入射所引发的单粒子翻转效应敏感，单粒子翻转可能导致FPGA内部逻辑功能发生改变，并可能直接影响单机功能的实现。因此，采用反熔丝FPGA对SRAM型FPGA进行刷新。刷新主要实现在不间断SRAM型FPGA工作的前提下，纠正SRAM型FPGA内部发生的单粒子翻转，是SRAM型FPGA抗单粒子翻转的有效措施[4]。