基于IEEE1588的多通道同步板卡设计与验证

文/刘续兴 李聪 李倩 曲佳佳 邢优胜

时钟同步（clock synchronization）是分布式测试系统关键技术，主要目的是保证全局一致的物理时钟或逻辑时钟，从而使系统中与时间相关的信息、事件等有一个全局统一的理解。狭义时钟同步又称频率同步，指信号间的频率和相位在一定程度上维持着严格的特定关系。广义时钟同步常简称时钟同步，指在比较时刻得出本地时钟与标准时钟相位以及频率的偏移，并通过修正方案使得本地时钟与标准时钟保持同步。此文讨论广义时钟同步。

IEEE1588定义了时钟同步协议(PTP)用于同步分布式测试系统各终端时钟。工业以太网分布式测试系统时钟同步及维持唯一时钟基准同步方法是当前研究热点。文献[3]采用锁相（Phase Lock）原理研究了改进单向广播协议的方法；文献[4]分析了PTP协议工程实现的可能方法；文献[5]模拟了PTP协议用于分布式Ethernet中的时钟同步可能的精度。

本文目的是验证用Ethernet通过IEEE1588协议同步大量系统的技术可行性，开发用于实施同步系统的逻辑。

1 系统架构设计思路及基础

1.1 时钟拓扑结构

IEEE1588协议提供了不同拓扑结构，本文利用PTP网络不同元素(daisy-chain)的组合来研究时钟拓扑。参考时钟是由链的第一部分(主时钟)产生，每一个环节都将时钟传播到下一个环节时钟。如图1所示。

1.2 PTP时钟同步协议

IEEE1588标准定义了PTP高精度时钟同步过程：

图1：时钟串联网络

（1）主时钟发送同步信息，从时钟接收并计算时钟偏差。

（2）从时钟向主时钟发送延时请求时间信息。

（3）主时钟接收延时请求信息，记录接收时的精确时间戳，并向从时钟发送时间戳。

（4）从时钟做时间延时和偏差计算并做时钟调整，实现与主时钟同步。

PTP的四种同步协议信息分别为：SYNC、FOLLOW_UP、DELAY_REQ和DELAY_RESP。

通过以下公式可计算当地时钟与主时钟相比较的偏差OSK：

式中，DM_SK为主时钟至从时钟传输延时；DS_MK为从时钟至主时钟传输延时。假设延时相同为D，则有：在每个同步周期间隙内进行偏差计算，在从时钟计算结束后进行偏差调节。

1.3 IEEE1588的软硬件实现

仅使用软件接收和发送时间戳，精度只能达到ms级。而在硬件辅助下，理论上系统精度能达10ns级。关键是在MAC或者PHY层接收或发送时，都是以帧首界定符SFD为采样点取时间戳，并把时间戳传递给上层软件。因为MDC/MDIO带宽有限，PHY层时间戳传递困难，故一些IEEE1588 PHY能把时间戳直接插入数据包传递上去。

实际应用时要考虑主从时钟频率偏差对时钟同步的影响。即使每次同步算出了主从时钟时间偏差也做了修正，但由于存在频率偏差，到下一次同步时，又会产生一个新的偏差。由于频率偏差的特质，此偏差值每次几乎都相同。

对此频率偏差进行补偿调整。由于此偏差值是稳定的，多次同步后将其偏差考虑到同步算法中，可进一步提高时钟同步精度。调整后，系统偏差可控制在100ns以内。

2 系统主要功能模块

2.1 主板界面设计

主板提供以下功能：

（1）重建IEEE1588时钟；

（2）提供FMC模块的机械支持；

（3）用于测试和连接示波器的时钟连接器(SMB)；

（4）配置过滤器VCXO；

（5）连接到OROS映射的连接器；

（6）生成26.214MHz和33.554432MHz时钟。此外还可执行操作恢复GPIO。

其子卡与母卡连接器的设计如下。

子卡连接器：

（1）FMC Mezzanine Card Low Pin CountConnector Samtec(10mm叠加高度)；

表1

图2：VCXO衰减器ICS810252I

图3：FMC模块以太网接口概要

图4：FMC模块上的时钟修正

（2）ASP-134604-01 MC-LPC-10 male 10 mm Lead-Free Low；

（3）这个连接器相当于SEAM- 40-03-5-10A。

母卡连接器：

（1）Samtec ASP_134603_01；

（2）ASP-134603-01 CC-LPC-10 female Lead-Free Low；

（3）这个连接器相当于SEAF-40-06.5-10-A连接器。

DP83640已可确保时钟频率较低，而对于更低的频率波动，在接口卡上设计过滤电路，通过旁路来评估其对系统的影响。VCXO电路采用ICS810252I电路，其专为同步以太网中缓解振荡而设计。如图2所示。

2.2 主板形式简介

主板采用 Xilinx Zynq ZC702，其具有以下资源：

（1）FPGA Zynq 7000具 有ARM双 核Cortex A9处理芯片；

（2）用于用户界面和系统控制的以太网接口；

（3）内存资源(DDR3内存，Flash Quad SPI，支持SD卡)；

（4）FMC LPC连接器，以添加D83640双端口以太网端口模块；

（5）其它可供调试的资源。

2.3 以太网FMC子卡FMC-FMC-ISMNET-G

此适配器使用两个以太网接口，各组件如图3所示。其中GPIO1(J3)和GPIO2(J7)的连接器1x8将被用于连接，或直接连接（分割块），或通过nappe，以确保对105的信号进行控制。

使用DP83640实现以太网同步功能，及IEEE1588的其他功能：

（1）集成IIEE1588同步时钟；

（2）数据包缓冲允许重新同步时钟；

（3）在多个GPIO上同步触发事件和时间戳。

为实现时钟修正，能够在DP83640 ETH1中使用ETH1_25MHz (pin X1)参考时钟，R22和R23的电阻没有焊接，在ETH1_25MHz和CARRIER_25MHz信号之间有一个连接。如图4所示。

3 实验验证

对基于IEEE1588开发的多通道同步系统进行测试，证明不同通道间的同步性能。

3.1 试验目的

选择“高速运动构件动态特征测试仪”原理样机作为测试对象，通过试验证明不同原理样机的通道之间的相位精度±0.2°（20 kHz）。

3.2 试验设备

如表1所示。

3.3 试验步骤

（1）将电脑及两台“高速运动构件动态特征测试仪”通过网线级联。电脑上安装高速运动构件动态特征测试分析软件。

（2）从主机箱输出通道输出随机信号，通过三通BNC，将此信号分别输入给两台样机的任意两个输入通道。

（3）打开控制软件。

注意：每次测试仪应分配不同的IP地址，且和电脑在同一号段。

（4）选择合适的采样率，并且设置输出信号，将“Multi-sine 1”拖拽至output 1，并对输出信号进行设置，选择“Upper frequency”为40kHz。

（5）将两台分析仪，相应的通道拖入FFT分析模块中。

（6）在FFT设置模块内，选择互谱（Cross spectrum）。

3.4 试验结果

通过添加FRF H1窗口，可发现，当带宽为40kHz时候，最大角度为0.4°，当带宽为20kHz是，最大角度为0.2°。

4 结论

本文研究分布式多通道系统的时间同步问题，给出其时钟拓扑结构，工作原理，并详述了系统组成情况。基于IEEE1588协议实现各级联机箱高速同步，实现动态数据高精度采集，实时处理及分析等功能。验证了用Ethernet通过IEEE1588协议同步大量系统的技术可行性，开发了用于实施同步系统的逻辑。下一步工作，将研究实现单机64通道，采样率204.8KS/s，级联1024通道的高速采集系统的实现方法。