基于DCM的脉宽测量系统在FPGA中的实现

郑卉卉

(中国船舶重工集团公司第七二三研究所，江苏 扬州 225101)

0 引 言

随着科学技术及军事装备的发展，其现代化、智能化水平越来越高，电子对抗对被探测目标的参数测量精度要求也越来越高。电子对抗领域，脉宽(PW)的精确测量可以用来改进对雷达信号的识别，不但能够判断其基本工作参数，还可以用来区分不同的射频信号[1-2]。

数字时钟管理器(DCM)是可编程逻辑器件的一个重要组成部分，是频率性能的关键组成单元，在现场可编程门阵列(FPGA)上使用频率逐渐增大，要求也越来越高，DCM体现出越来越重要的作用。

本文运用FPGA芯片中的DCM实现了一种实时、简便的PW测量系统，该系统能够保证较高的测量精度，为雷达信号的分选和识别提供更有效的手段。

1 脉宽测量方式

早期对到达时间(TOA)和脉宽的测量是针对模拟信号的，但随着数字技术的发展，模拟信号的缺点越来越明显，人们越来越意识到数字技术有着传统的模拟侦察技术不可替代的优点，其逐渐被数字信号替代[3-4]。

数字信号的脉宽测量一般是通过高频时钟采用脉冲计数的方式来进行的，测量方式如图1 所示。信号到来时(即待测信号由低电平转变为高电平)，计数器由计数时钟的上升沿触发，从全零开始计数；信号结束时(即待测信号由高电平转变为低电平)，由信号的下降沿产生锁存信号，输出此时计数器的值，然后通过计算的方式得到信号的脉宽。

图1 脉宽测量图

待测信号与计数时钟是相互独立的，信号的上升沿或下降沿不能与时钟的边沿准确吻合，所以该方式得到的最大误差为时钟的1个周期。如果高频时钟为100 MHz，那么其最大误差可以达到10 ns。测量误差会随着时钟频率的提高而减小，因而提高脉冲计数的精度方法之一，就是通过提高计数时钟的频率来实现。FPGA中的DCM能够将输入时钟(硬件电路时钟一般由晶振产生)进行一定的变换处理，形成高频计数时钟，从而达到提高测量精度的目的。

2 FPGA中DCM的设计

为了适应大规模FPGA设计中多时钟、高速度、低实验的要求，芯片选用Xilinx公司Virtex-Ⅱ系列，其内部最高运行时钟为420 MHz，选用其中的XC2V1000-5BG575I。芯片内提供了8个高精度DCM，可以保证芯片内时钟信号的零传送延迟时间并具有去不对称性功能，还可以方便地实现对时钟信号的常用控制，如移相、倍频等。

本文采用DCM的倍频功能：首先，在New Source Wizard-Select Source Type中新建IP(CORE Generator & Architecture Wizard)，在New Source Wizard-Select IP窗口中选择FPGA Features and DesignClockingVirtex-Ⅱ Pro，Virtex-Ⅱ，Spartan-3Cascading in Series with Two DCMs v9.1i，建立所需的DCM时钟[5]，如图2所示。

图2 IP(CORE Generator & Architecture Wizard)

DCM倍频时钟设定如图3～图6所示。

图3 Xilinx时钟向导的串联设置

图4 Xilinx时钟向导的INST1的一般设置

图5 Xilinx时钟向导的INST1时钟缓冲器设置

DCM主要管脚说明如下：

(1) CLKIN，DCM输入时钟信号，可以来自IBUFG、IBUF或BUFGMUX。

(2) RST，DCM控制信号，控制DCM的初始化，通常接地。

(3) CLK0，DCM输出时钟信号，与CLKIN无相位偏移。

(4) CLK2X，DCM输出时钟信号，是CLKIN的2倍频时钟信号。在 high-frequency模式下，该输出时钟信号无效。

(5) LOCKED，DCM状态信号，用于显示DCM是否锁定CLKIN。DCM的输出时钟信号只有在LOCKED为高时有效。

以50 MHz输入时钟为例，第1个数字时钟管理器DCM1对原始时钟信号进行倍频，产生倍频时钟信号100 MHz；第2个数字时钟管理器DCM2对倍频后的100 MHz时钟信号再进行倍频，得到200 MHz的时钟信号。用200 MHz时钟信号驱动计数器对待测信号进行计数。CLK_50 MHz、CLK_100 MHz、CLK_200 MHz对比图如图7所示。

图7 CLK_50 MHz、CLK_100 MHz、CLK_200 MHz对比图

3 脉宽测量实现及在线仿真结果

用函数发生器模拟视频脉冲作为输入信号，与门限比较产生一个脉冲，该脉冲经逻辑电路产生脉冲编码调制器(PCMD)同步信号。信号前沿和后沿在逻辑电路中，产生控制脉宽计数器工作的门套。PW计数器按同步方式拼接成16位的计数器。门套的后沿经适当延时作为数据锁存器，读取计数器数据的时钟，并产生PW_READY(脉宽准备好)信号。期间，还可以判断信号是否为窄脉冲(窄脉冲不生成PW)或者连续波(给出连续波标志)。信号脉宽测量时序图如图8所示。

图8 信号脉宽测量时序图

开发板采用50 MHz晶振，函数发生器模拟视频脉冲作为输入信号，以50 MHz和200 MHz为工作时钟，通过chipscope在线仿真，脉宽的测量数据对比图如图9、图10所示，其中CH0_UPULSE0表示待测信号，L_PW_DATA为50 MHz时钟计数值(16进制)，R_PW_DATA为200 MHz时钟计数值(16进制)。

图9 PW=500 ns，PRI=10 μs

图10 PW=2 μs，PRI=10 μs

对比图9、图10，时钟通过DCM倍频后，脉宽的测量精度有明显提高。时钟所造成系统测量误差的来源主要有：系统原理误差(200 MHz的计数时钟的系统原理误差为5 ns，)、时钟倍频误差(最大±200 ps)、计数时钟抖晃误差Tc(最大±150 ps)和信号延迟误差Td(在设计时可以通过调整内部元器件的放置和连线，使之减至最小，或者通过增减门电路使得各信号的延迟时间尽可能相同)。

4 结束语

雷达信号脉冲宽度的精确测量对于电子侦察中雷达辐射源特征的提取具有十分重要的意义，本文只是做了初步的探索，利用DCM倍频功能，通过提高计数时钟的频率来提高脉宽的测量精度。DCM的倍频功能，也可以应用于信号到达时间、脉冲幅度等参数的测量，一方面提高了测量精度，另一方面也缩短了接收机的检测时间，从而进一步增强了电子侦察的性能。今后，还需要进一步研究如何更好地测量和估计脉宽参数，如何减少各种误差因素的影响，来满足测量领域的高精度需求。