面向无人机任务载荷的通用数据记录技术

林天静，沈 浩，杭 飞

（中国电子科技集团公司第五十二研究所，杭州 310012）

1 引 言

现代无人机航空侦察与探测平台会同时装载多种传感器载荷以适应各种任务需要，可同时实现光电侦察、SAR雷达侦察、高光谱侦察、大气检测、地理测绘等多种任务的需求［1］。通过这些载荷采集到的原始数据信息需要与飞行姿态、经纬度、飞行高度等多种参数保持同步才能正确的形成情报；在某些特殊情况下，两种或多种传感器信息需要同步合成处理才能准确描述现场态势。所以，现代侦察系统一般要求装载的所有传感器载荷信息同步采集保持，并实行集中存储与管理［2-5］。

为适应无人机机载平台任务载荷综合化、模块化、网络化的发展要求，系统性的规划研发一套面向无人机任务载荷的高密度、大容量的通用数据记录设备势在必行［6-8］。

2 常见数据记录设备架构

常见数据记录设备包括以下几种架构：

图1（a）（b）所示的两种常见数据记录设备架构是以高性能CPU为核心，通过PCIe总线前端扩展数据采集模块，后端由PCIe Switch或Raid 卡扩展PCIe SSD或SATA SSD，该种架构为传统计算机架构，优点是扩展性、通用性较好，但功耗较大（100W以上），不利于小型化设计，且由于数据总线经过了CPU，使得CPU自身的总线交互能力会成为实现高速记录的瓶颈［9-11］。

图1（c）所示的记录设备架构，是以PCIe交换为核心。外围扩展CPU、FPGA和存储阵列，其中存储阵列可以直接是PCIe SSD或通过PCIe转SATA桥连接SATA SSD，该种架构是目前构建高速数据记录设备比较主流的一种架构，具有密度大、速率高等优点，但由于PCIe SSD以面向商用领域为主，环境适应性较差，无法满足机载产品的高低温使用要求，在PCIe SSD自身的可靠性未达到恶劣环境下的使用要求之前，不适于在机载环境下使用。另外，虽然PCIe SSD自身速度优势较大，但自身功耗偏大，由多块PCIe SSD构建存储阵列时，整体功耗较大，增加无人机机载电源负荷，不利于无人机平台的持续长航时工作［12，13］。

图1 数据记录设备常见架构

3 通用数据记录设备使用模式规划

通用数据记录设备的工作模式主要包括：记录模式、回放模式、实时转发模式和卸载模式。其中前3种工作模式为机载功能（记录、回放和实时转发可同时进行），卸载模式为地面功能［14，15］。

（1）记录模式

机载控制平台可以通过RS422向通用数据记录设备发送记录指令，通用数据记录设备按照控制命令的要求实时采集各路载荷（可见光相机、成像光谱仪、激光雷达、SAR等高分传感器）发送的非格式化流式数据，进行格式化封装后存入记录设备内部存储模块中，并在记录过程中建立参数索引表。

（2）回放模式

机载控制平台可以通过RS422串口查询已记录在记录设备内部各载荷数据的任务信息，并按任务号、数据类型、时间、地理位置等索引信息，将记录数据通过光纤回放给指定机载处理设备。

（3）实时转发模式

通用数据记录设备在接收到图像类数据时，可以根据设置，将该类数据进行实时压缩后，通过设备的同步422接口转发到机载链路单元中，再由机载链路单元将实时压缩图像下传至地面接收站。

（4）卸载模式

飞机返航后可将通用数据记录设备上的可插拔存储体取下，安装至地面卸载设备，再由地面卸载设备将数据导入数据管理设备，并进行数据入库管理，提供数据应用服务［16，17］。

图2显示的是通用数据记录设备的工作模式及连接关系。

4 通用数据记录设备架构规划

通过对传统架构记录设备的对比分析，并结合无人机任务载荷的实际使用要求，本文提出了一种以低功耗ARM处理器与FPGA相结合方式构建通用数据记录设备的核心架构，如图3所示。

图2 通用数据记录设备的应用层次关系及功能组成框图

借助FPGA灵活的可编程能力，在其内部集成RapidIO控制器、DDR控制器、SATA控制器、RAID控制器等逻辑单元，体现硬件集成电路软件化的设计思想，既可最大限度的节约电路布板面积和整体功耗，又可在不改变硬件设计的前提下，通过在线软件重构，灵活适应前后端的需求变化。前端传感器输出无法调节为指定接口标准时，可以由记录设备主动适应传感器接口，后端存储模块接口由FPGA的GTX总线构建，可以适应多种协议变化、各级容量（数量）配置的存储体。此外，考虑到无人机系统常见的图像实时压缩下传的应用要求，主控模块上预布图像处理模块，最大可支持4K×3K分辨率图像的压缩处理。

图3 通用数据记录设备新架构框图

在该架构中，ARM负责命令调度，可充分发挥其命令管理性能和低功耗的优势；FPGA负责数据调度，可充分发挥高速管理并行数据流的优势，数据流程均为高速串行GTX总线（支持RadpidIO、SATA等协议）和高度DDR4缓冲，确保整体记录、访问带宽满足指标要求；图像处理模块可根据需要完成对图像类数据的压缩处理。

4.1 小型低功耗设计

以高集成度的FPGA为核心，采用FPGA+低功耗处理器芯片ARM的架构通过扩展外围电路来实现设备的各项功能。FPGA作为数据交互中心，将RapidIO控制器、DDR控制器、SATA控制器、RAID控制器等，由嵌入其内的可编程功能模块来实现，既达到了简化硬件电路设计的目的，也显著降低了电路的整体功耗。集成于主控模块的图像压缩功能由海思专用视频处理芯片完成，与传统图像处理使用的DSP芯片相比，专用视频处理芯片的外围电路简洁、功耗较低。主控模块组成图见图4。

图4 低功耗架构框图

针对通用数据记录设备的工作运行方式，为降低设备在运行中的功耗，优化设备的供电模式。在设备电源设计时为各个功能模块规划独立的供电开关电路，在不影响任务执行的前提下，独立关闭不参与当前任务的电路单元。例如，没有图像数据压缩处理要求时，可以对视频处理模块的供电采用低功耗休眠模式；当数据记录速率和存储容量需求降低时，可以关闭部分SSD电源。

4.2 多源同步记录设计

多源同步记录工作原理如图5所示，多源同步记录功能由数据采集单元、存储控制单元、存储单元三部分协同完成。

数据采集单元负责对用户的各种数据进行采集和缓存。数据采集接口负责对用户数据的直接采集，并按照特定格式对采集到的数据打包后送入数据缓冲单元。各个通路的数据采集单元之间一般是相互独立、并发工作的，因此具有灵活性强、总带宽高等优点。

存储控制单元负责收集数据采集单元送来的各种数据，将数据和预分配的暂存地址按类型一一匹配，组成一定数据格式并发往存储单元。主要由数据判断与分发单元、数据暂存单元和地址暂存单元、地址数据匹配与数据包生成单元、元数据管理以及存储体接口物理层构成。

存储单元提供海量数据存储空间，可接收外部命令执行对存储介质的读写。存储单元采用轻量级嵌入式数据库，把各类传感器产生的文件索引信息存入数据库。不同类型的数据存入不同的文件，多个文件打包存入一个文件中，文件系统通过数据库中的索引快速访问每一个文件，用于实现读写删除等功能。

4.3 接口通用化设计

从现状及未来几年的发展需求来看，选择SRIO（Serial RapidIO）接口作为机上传感器载荷与数据记录设备之间的传输接口，在传输率要求、扩展性要求及集成设计要求等方面都非常合适。

图5 多源同步记录工作原理框图

SRIO是面向嵌入式系统开发提出的高可靠、高性能、基于包交换的新一代高速互联技术，于2004年被国际标准化组织（ISO）和国际电工协会（IEC）批准为ISO/IECDIS18372标准。SRIO速率高、延时小，可以实现最低引脚数量，采用DMA传输，支持复杂的可拓展拓扑，支持1.25Gbps、2.5Gbps、3.125Gbps、5Gbps、6.25Gbps等波特率，适用于嵌入式系统/设备之间的高速数据交互。

SRIO包含三层结构的协议，物理层、传输层、逻辑层。物理层：定义电气特性、链路控制、低级错误管理、底层流控制数据；传输层：定义包交换、路由和寻址机制；逻辑层：定义总体协议和包格式。其层级结构见图6。

图6 SRIO的层级结构

它具有以下优势：（1）基于GTX，速度快，引脚少；（2）可交换，扩展性强；（3）支持事务多，有SWRITE、NWrite、NRead、Message、DoorBell，能适应不同应用场景；（4）效率高，基于SWRITE协议的传输效率最高能达到91%以上。

统一SRIO的三层设计，是传感器载荷与通用数据记录设备建立通讯的基础。通过FPGA的GTX总线例化SRIO协议，可灵活编程，实现X1、X4等各种组合模式。GTX总线自身支持的线速率为12.5Gbps，可以满足当前速率最高6.25Gbps SRIO的例化需要，并具备一定扩展使用潜力。

统一SRIO的物理层、传输层、逻辑层三层协议之后，传感器载荷与通用数据记录设备就可以建立起正常通讯，但为了便于更好地实现数据管理与后期的数据挖掘分析，以及通用数据记录设备能够自适应各种类型的传感器载荷接入，需要在SRIO自身的三层协议之外，综合考虑各传感器载荷数据特点，规划一层普遍适用于高分系统各传感器载荷与通用数据记录设备互联通讯的应用层协议。传感器载荷向通用数据记录设备发送数据时，需将自身数据按应用层协议进行封装。

表1所示的应用层协议结构是初步推荐的一种比较常见且较为实用的结构，当传感器载荷数据由可编程器件输出时，可以在线编程实现封装。结构表中第二部分的参数区主要保存后期回放、卸载时用户可用其作为特征检索的参数，该参数区尽量简洁，只保存检索参数，以提高通用数据记录设备提取特征参数，建立索引的效率。对于部分用于数据分析而不用于数据检索的参数，需保留在第三部分的数据区。

表1 应用层协议结构示例

通用数据记录设备规划12路RapidIO光纤接口，可设置为8路X1或2路X4数据采集接口和1路X4 的卸载接口，也可在载荷增加的情况下将1路X4卸载接口配置为4路X1或1路X4数据采集接口；对于低速的载荷数据，设备预留一个RS422接口作为采集接口；设备通过一个RS422接口同机载控制设备进行命令交互及状态上传；图像类数据经通用数据记录设备内嵌的图像压缩单元压缩后可以由同步422接口转发给机载链路单元；设备内部预留1路X4 RapidIO电接口，用于扩展接口设计，实现与无法引出RapidIO光纤接口的传感器载荷对接。

5 通用数据记录设备设计创新

5.1 灵活通用

通用数据记录设备重点面向无人机领域的特定使用要求，建立以ARM+FPGA为核心，扩展外围接口单元和存储单元的整体架构，是实现小型低功耗设计的基础。可在不改变硬件设计的前提下，通过在线软件重构，灵活适应前后端的需求变化。前端传感器输出无法调节为指定接口标准时，可以由记录设备主动适应传感器接口，后端存储单元接口由FPGA的GTX总线构建，可定义为SATA2.0、SATA3.0、PCIE2.0、PCIE3.0等多种多个通用存储器接口，可以适应多种协议变化、各级容量（数量）配置的存储模块。

5.2 数据安全

为保证记录数据的可靠性，从多种类型数据优先管理控制、硬件故障时RAID冗余、异常断电时数据保护等方面入手展开研究。多种类型数据共享存储空间时可建立优先机制，保证重要等级较高数据优先获得存储空间。建立基于FPGA的RAID冗余机制，在存储颗粒发生硬件故障时，保证记录数据的延续性和可恢复性。实现紧急情况下数据快速销毁，包括数据销毁（软销毁）和介质销毁（硬销毁）两种实现方案。数据销毁采用软件方式销毁，实现对已记录数据的净格处理，但不破坏存储介质，硬件可复用；介质销毁采用物理方式销毁，彻底破坏存储介质，硬件不可复用。在异常断电时，保证已记录数据不应受断电瞬间影响而被破坏。

6 结束语

本文介绍了一种在无人机平台上具有广泛应用前景的通用数据记录设备设计方案，其采样速率高达 2GB/s，可以满足多种任务载荷数据的连续采集、实时存储、处理、分析的需求。作为一种设计精炼而又实用的通用数据记录设备，采用ARM+FPGA的SOPC技术，解决了无人机载荷中经常遇到的高速大容量存储要求和小型低功耗之间的矛盾，可以与各种侦察/探测载荷配合使用，实现情报数据的高速采集、安全存储、高效管理及有效使用。