L波段超低相噪可编程步进频频率源设计

2018-08-28李济

舰船电子对抗 2018年3期

李济

(安徽博微长安电子有限公司，安徽六安 237000)

0 引言

传统的频率源设计方法主要有直接模拟合成法、直接数字合成法(DDS)和锁相环倍频合成法[1]。直接模拟合成是采用模拟器件与电路，以一只高质量晶体振荡器为频率基准，通过混频、倍频、分频、滤波等电路，实现对频率加、减、乘、除运算，获得需要的频率分量。这种合成方式的特点是相位噪声低，频率转换时间快，电路相对复杂，难点在于对频率杂散的滤波与控制。此种频率合成器的相位噪声主要取决于晶体振荡器的相位噪声、倍频器的附加噪声及分频器的基底噪声。

直接数字式频率合成(DDS)的优点是频率分辨率高、变频时间快、输出相位连续、结构灵活、有额外的相位噪声处理得益等。难点在于DDS输出杂散频谱较多，同时，由于 DDS 输出的最高频率受到参考频率和抽样定理的限制，为了得到寄生成分较少的波形，DDS 的最高输出频率一般为参考频率的40%，即fout=40%×fc，导致DDS输出信号的频率不高；且在固定输出频率的前提下，采样参考时钟频率越高，DDS输出频率的相位噪声越小，这就需要为DDS提供一个低噪声、高质量、高频率的参考时钟[2]。

锁相环倍频电路也是常用的实现方法，该电路是一个闭环频率反馈系统，它主要由鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)三部分组成[3]。该方法可以确保较高的输出频率，但频率切换时间较长；若要提高 PLL 电路的分辨率，实现小步进输出，则要提高锁相环的分频系数，导致相位较频率出现相应降低，锁相环的响应速度也会变慢；此外环增益会随着分辨率的增高而下降，使输出波形的纯正度恶化，难以保证输出频率低相噪的要求[4]。

经综合分析，考虑到所设计雷达产品超低相位噪声(≤-125 dBc/Hz@1 kHz)和低杂散(≤-65 dBc)2项指标，以及可编程步进频等功能要求，本文中频率源采用粗频标模拟直接合成、细频标直接数字式频率合成(DDS)的组合式技术，结合前者参考频率的倍频和L波段低相噪高质量频率的输出与后者可编程步进频、灵活性等优点，实现了高稳定度、快速步进频和超低相位噪声、低杂散的要求，相位噪声可达-125 dBc/Hz@1 kHz，比传统雷达上使用的频率源相位噪声提高了10 dB以上，杂散低于-65 dBc，步进频率分辨率提高到1 MHz。

1 频率源的设计

1.1 方案设计

该频率源的信号流程框图如图1所示。主要电路包括晶振、二功分器、谐波发生器、数字板现场可编程门阵列(FPGA+DDS)、开关滤波器Ⅰ、开关滤波器Ⅱ、混频器、放大器等。

图1 L波段频率源信号流程图

选用抗振动恒温晶体振荡器作为频率基准源，将其产生的80 MHz信号功分2路后，一路送给数字板作为基准时钟信号，一路送给谐波发生器。谐波发生器采用阶跃恢复二极管对80 MHz信号进行高效倍频，产生丰富的梳状频谱，用滤波器组选出1 600 MHz和960 MHz 2路信号，再经过放大和匹配后，1 600 MHz为粗频标信号，960 MHz 为DDS时钟信号。

细频标信号在数字板中产生，FPGA时钟为80 MHz。在频率代码的控制下，FPGA将不同频率控制字写入DDS，DDS产生相应的连续波信号，再经过放大和滤波(开关滤波器Ⅰ)，成为细频标信号。细频标信号为步进频信号，频率范围160～240 MHz，可编程步进频最小步进频率为1 MHz。

粗频标信号和细频标信号相混频后，再经过滤波(开关滤波器Ⅱ)和功率放大，得到了所要求的频标信号，频率范围1 760～1 840 MHz，可编程步进频最小步进频率为1 MHz。

由于细频标中使用了DDS可编程输出频率器件，因此，本次设计的L波段频率源输出频率具有可编程特性。

1.2 硬件电路设计

为防止信号串扰，设计中将不同功能的电路分割成多个模块，模块间用高频电缆传输信号，同时对模块电源进行隔离设计。本设计中关键电路是倍频器电路和细频标电路。

(1) 倍频器电路设计

采用阶跃恢复二极管进行高次倍频[5]。图2是典型的阶跃恢复二极管高次倍频电路，C1、L1，R1为偏置网络，C2、L2为输入阻抗匹配网络，C3、L3、V1为脉冲激励器。为发挥阶跃恢复二极管的最大倍频效力，设计中将L1，L2，L3改为手工绕制的电感器，这样，在电路调试中可通过调节电感器的电感量，使电路匹配状态最好，使倍频器输出信号的相位噪声最小。

倍频器电路设计中，要注意阻抗匹配，保证在高低温环境实验中不发生自激现象。

(2) 细频标电路设计

细频标使用数字方式产生，其电路中主要器件为FPGA和DDS。FPGA器件选用INTEL公司的EP3SE50F484I4N，完成控制逻辑关系运算功能和数据存储功能；DDS器件选用成都振芯科技公司的GM4941，完成数字分频功能。细频标电路框图如图3所示。

图2 倍频器电路

图3 细频标电路框图

2 关键技术参数分析计算

(1) 相位噪声

该频率源相位噪声要求：-103 dBc/Hz@100 Hz；-125 dBc/Hz@1 kHz；-135 dBc/Hz@100 kHz。频率源输出信号的相位噪声主要取决于频率变换时产生的相位噪声的恶化，其恶化规律可认为满足公式(1)：

(1)

式中：θnout(t)为频率变换后的信号相位噪声；θnin(t)为频率变换前信号的相位噪声。

粗频标信号的最大倍频次数为1 600 MHz÷80 MHz=20，理论上相位噪声恶化程度：20lg20≈26 dB，加上倍频链路中2 dB～3 dB附加损耗，这样，粗频标信号相位噪声可以达到-135 dBc/Hz@1 kHz。

细频标信号的相位噪声主要取决于所选用的DDS器件输出信号的相位噪声。虽然DDS使用时钟为960 MHz，960 MHz÷80 MHz=12，20lg12≈12 dB，加上倍频链路的2 dB～3 dB附加损耗，理论上相位噪声可以达到-145 dBc/Hz@1 kHz。但是，从DDS厂家给出的数据来看，在1 GHz时钟下，其输出最高频率200 MHz时相位噪声为-132 dBc/Hz@1 kHz。因此，细频标信号相位噪声为-130 dBc/Hz@1 kHz。

粗频标信号与细频标信号进行混频合成，再经放大后形成本振信号。混频合成为两信号线性叠加，放大器为功率放大。混频后的射频输出信号的相位噪声可认为满足公式(2)：

(2)

式中:θnout(t)为混频后的射频信号相位噪声；θnIF(t)为参与混频的细频标信号的相位噪声；θnLO(t)为参与混频的粗频标信号的相位噪声。

根据公式(2)计算下来，L波段超低相噪步进频标信号相位噪声可达-125 dBc/Hz@1 kHz以下，满足系统要求。

(2) 杂散抑制度

该频率源的杂散要求≤-65 dBc。杂散信号主要来源于细频标的杂散信号(DDS产生)、混频器的互调信号。

细频标电路中，DDS时钟信号是960 MHz，输出频率是160 MHz～240 MHz，输出信号频率是时钟信号频率的1/4～1/8之间，因此，处于DDS器件输出杂散最小的频段。同时，开关滤波器Ⅰ采用分段滤波方式，每段信号带宽为5 MHz，解决DDS输出宽带杂散偏高问题。

粗频标信号(频率为1 600 MHz)和细频标信号(频率为160 MHz～240 MHz)混频后取相加信号(频率为1 760 MHz～1 840 MHz)为有用信号，其相减信号(频率为1 360 MHz～1 440 MHz)与DDS时钟信号(频率为960 MHz)、粗频标信号(频率为1 600 MHz)和输出信号(频率为1 760 MHz～1 840 MHz)相离较远，可以用滤波器过滤掉。