使用MOS电容的循环型ADC的数字校正技术

0 引言

对于高速高精度CMOS(complementary metal oxide semiconductor)图像传感器而言，循环型模拟-数字转换器(cyclic ADC)是一种很有前途的结构。特别是在高清电视(high-definition television， HDTV)和高速照相机的领域，循环型ADC是极其有用的，因为在这些领域中，高阶灰度分辨率和高速数据读出速率通常都是必需的。为了获得高性能的CMOS图像传感器，包括很高的帧速率，很低的读取噪声，高动态范围(HDR)和合适的像素分辨率等技术指标，关键一点就是使用一种合适的行并列ADC结构。与其他ADC结构相比，包括单斜率ADC(single-slope，SS-ADC)，Σ-ΔADC(delta-sigma ADC)和逐次逼近ADC(successive approximation，SAR-ADC)，循环型ADC能够在ADC的高速度和高精度之间取得较好的兼容，同时还保持了较低的噪声和较高的动态范围[1]。

金属-绝缘体-金属电容(metal-insulator-metal，MIMCAPs)现在被广泛应用于各种模拟电路上，得益于它的非常小的电压-电容依赖性。另一方面，金属-氧化物-半导体场效应晶体管(MOS)电容有一个很大的优势即更大的电容密度(通常是MIMCAPs的若干倍)，这个优势非常有助于减小电容在芯片版图所占用的面积，但是与此同时，劣势就是较大的电压-电容依赖性。

本文提出了一种用于循环型ADC的数字校正算法，得益于MOS电容的运用，循环型ADC所使用的版图面积大幅减小。提出的数字校正算法能够大幅度降低由于MOS电容的电压-电容依赖性所导致的较大的循环ADC的积分非线性(INL)。为了降低电路层面的实现难度，本文也提出了一种简化的校正算法。即使在使用了简化算法之后，INL仍然足够小。还分析了其他多种ADC误差源带来的影响和它们之间的相互作用，包括电容失配(capacitor mismatch)，运算放大器的有限增益(amplifier finite gain)和比较器失调(comparator offset)。在使用了二次校正以后，INL和微分非线性(DNL)可以保持在很低的水平。

1 使用MOS电容的循环型ADC架构及其工作原理

1.1 MOS电容C-U模型

由于半导体中的非线性电荷密度的调制作用，MOS电容具有较大的电容-电压依赖性。使用了MOS结构的MOS电容的电容值和偏置电压值会呈现一个比较线性的关系，如图1的仿真结果所示。MOS电容的电容-电压依赖性可以用以下一阶近似的方法进行建模如下：

C(U)=C0(1+αU)

(1)

这里，C0是当偏置电压为0时的电容值，α是电容-电压依赖系数，U是偏置电压[2-4]。

图1 MOS电容的电容-电压曲线及其线性建模(C0=1.944 pF,α=0.031 14 pF/V)

1.2 循环型ADC电路结构及设计

本文使用的循环型ADC是由一个运算放大器，两个电容，用于组成1.5位子ADC的两个比较器，用于A-D转换过程中进行基准电压减法的一个1.5位的数模转换器(DAC)，和一些逻辑控制电路组成的，如图2所示。为了内部基准电压的生成，采样电容C1被分割成了同样大小的两个电容C1a和C1b[5]。

图2 循环型ADC电路结构图

在采样阶段，运算放大器的输出端被采样电容C1a和C1b进行采样，然后1.5位的子A-D转换过程就开始了，如图3所示。

图3 循环型ADC转换过程

1.5位的子ADC转换过程可以表示为：

(2)

式中，URCH和URCL分别是比较器的高低基准电压，可以表示为：

(3)

(4)

式中，UC和ΔURCL可以表示为

(5)

(6)

式中，URH和URL分别是循环型ADC的输入高低基准电压。

采样阶段完成之后，反馈阶段开始进行。使用一个1.5位，可以输出3个不同数字的子ADC进行控制，通过连接循环型ADC的输入端到1.5位子DAC，储存在采样电容C1a和C1b里的电荷被传输到反馈电容C2。

使用的循环型ADC是由一个运算放大器，两个电容，用于组成1.5位子ADC的两个比较器，用于A-D转换过程中进行基准电压减法的一个1.5位的数模转换器(DAC)，和一些逻辑控制电路组成的，如图2所示。为了内部基准电压的生成，采样电容C1被分割成了同样大小的两个电容C1a和C1b[6-8]。在采样阶段，当输入电压U从0变化到UIN时，被传输到采样电容中的电荷总数q可以表示为：

(7)

根据电荷守恒原理，经过电荷传输之后，储存在电容里的电荷可以表示为：

(8)

式中，qR为储存在采样电容C1a和C1b中的电荷，可以表示为：

(9)

式中，UR是由1.5位子ADC输出所决定的参考电压。将式(8)和(9)联立，循环型ADC的传输函数可以表示为：

(10)

如果C1a=C1b=C2/2=C0，而且α=0，式(10)可以简化如下：

UO(i+1)=2UO(i)-ΔUR·DC(i)

(11)

即为使用MIM电容的循环型ADC的乘法数模转换器(multiplying digital to analog converter，MDAC)的传输函数[9-11]。将式(10)求解，使用MOS电容的循环型ADC的MDAC最终传输函数可以表示为：

UO(i+1)=

(12)

1.3 仿真结果

使用MATLAB测试了MOS电容的14位循环型ADC的INL和DNL的仿真结果，使用的MOS电容-电压依赖系数为α=0.031 14 pF/V，如图4所示。很显然INL曲线是一个近似的二次函数曲线。得益于INL良好的连续性，DNL只有非常小的±0.125 LSB，与此同时，最大的INL达到了-32 LSB。实际上，对于应用在图像传感器中的循环型ADC来说，作为更具有实际意义的DNL，如果足够小的话就可以不再需要校正了[12-13]。然而，虽然INL没有DNL那么重要，但是如果太大的话，仍然是需要进行校正的。

(a) INL

(b) DNL

2 对MOS电容-电压依赖性的的数字校正

2.1 二次函数校正算法

如图4所示，INL曲线可以通过ADC输出码的二次函数进行校正，可以表示为：

dOUT,C≈dOUT,O-c×(dOUT,O)2

(13)

式中:dOUT,C和dOUT,O分别是经过校正和未经校正的ADC的输出码;c是校正算法的参数，可以通过MOS电压的电容-电压依赖系数α计算得出。从本质上讲，这里提出的这种算法也可以看成是一种“自校正算法”，因为如式(13)所示，ADC的原输入码经过对自身的校正得到了新输入码。这里，根据循环型ADC的工作原理，原始的输入码可以通过下式计算：

(14)

使用这种自校正算法，仿真了使用MOS电容的14位循环型ADC，结果如图5所示，和未校正过的原始结果相比，在保持了超低DNL +0.125/-0.125 LSB的同时，INL大幅度的减小到了+0.152/-0.161 LSB。

(a) INL

(b) DNL

2.2 校正算法的简化

提出的自校正算法虽然理论上取得了很好的效果，但是在实际电路设计中的难度仍然需要考虑。如果实际使用式(13)和(14)中的算法，由于ADC的输出码是14位的，就会用到一个28位的乘法器，这会在版图设计时占据巨量的面积，这显然是我们很不愿意看到的。

为了简化校正算法，选择了只保留原始ADC的输出码dOUT,O的较高几位输出。根据式(14)，dOUT,O可以简化为：

(15)

式中，k是简化系数，取决于c的值和所需求的校正精度。显然，式(15)中的某些项足够小到可以忽略不计。

如图(6)所示是使用了简化校正算法(k=3)的仿真结果。得到的INL +1.25/-0.25 LSB和DNL +0.25/-0.25 LSB 显然是可以接受的。虽然DNL的结果比起图4所示的未校正原始结果略有恶化，但是仍然足够满足应用在图像传感器中的要求。

(a) INL

(b) DNL

2.3 循环型ADC中其他的误差源

不论是使用MIM电容或是MOS电容的循环型ADC，当每一圈A/D转换执行的时候，一些其他因素还是会导致非线性误差，这些因素包括电容失配m1，运算放大器的有限增益g1和比较器失调o1等。幸运的是，这些误差源都可以使用特定的方法消除或者减弱其影响。

相比1位的子ADC算法，1.5位的子ADC算法可以完全消除由于比较器失调带来的非线性误差，只要比较器失调在一定范围内。至于电容失配和运算放大器的有限增益的影响，文献[11]中提出了非常有效的校正算法。

在使用MOS电容的循环型ADC中，MOS电容的电容-电压依赖系数被引入作为新的误差源。想要分别校正多种不同的误差源带来的影响，就要先考虑误差源之间的相互影响。在考虑了多种误差源之后，MDAC传输函数可以表示为

(2+a1)(1+g1)VR

(16)

加入多种误差源之后的使用MOS电容的循环型ADC的INL和DNL仿真结果如图7所示，这里同时使用了双重校正，即分别使用了式(13)和文献[11]的两种校正算法，使用的先后顺序没有影响。根据图6和图7的对比，很明显，o1/m1/g1和α之间的相互影响是微乎其微的。图6和图7之间的差异主要是由于文献[11]中使用的算法,能够很大程度上但不是全部的消除o1/m1/g1的影响。使用了双重校正之后，INL和DNL可以分别低至+1.176/-0.525 LSB和+0.362/-0.314 LSB，这里其他参数条件如下：α=31.14 fF/V，m1=10-3，g1=5×10-4，o1=±0.124 V。

(b) DNL

3 结语

由于MOS电容具有比较明显的电容-电压依赖性，故导致了使用MOS电容的循环型ADC产生了较大的INL。使用自校正的二次函数算法，可以显著降低INL。进一步的对算法进行了简化之后，在很大程度上降低了硬件的实现难度的同时，仍然可以得到足够低的INL。其他多种影响循环型ADC的非线性错误的误差源，包括电容失配，运算放大器的有限增益和比较器失调，同样可以被校正[14-15]。

[1] Park J H, Aoyama S, Watanabe T,etal. A high-speed low noise CMOS image sensor with 13-b column-parallel single-ended cyclic ADCs[J]. IEEE Trans. Electron Devices, 2009,56(11):2414-2422.

[2] Sze S M, Kwor K. NG, Physics of semiconductor devices, third edition[M]. New Jersey: John Wiley & Sons, Inc., Publication, 2007.

[3] Robert F. Pierret, semiconductor device fundamentals[M]. Addison-Wesley Publishing Company, Inc., 1996.

[4] Nicollian E H, Brews J R. MOS (Metal oxide semiconductor) physics and technology[M].New Jersey: John Wiley & Sons, Inc, Publication, 1982.

[5] Park J H, Aoyama S, Watanabe T,etal. A 0.1e-vertical FPN 4.7e-read noise 71 dB DR CMOS image sensor with 13b column-parallel single-ended cyclic ADCs[M]. in IEEE Int Solid-State Circuits Conf (ISSCC) Dig Tech Papers, 2009: 267-269.

[6] Seo M W, Suh S H, Iida T,etal. A low-noise high intrascene dynamic range CMOS image sensor with a 13 to 19b variable-resolution column-parallel folding-integration/cyclic ADC[J]. IEEE J Solid-State Circuits, 2012,47(1): 272-283.

[7] Seo M W, Suh S H, Iida T,etal. An 80 μVrms-temporal-noise 82 dB-dynamic-range CMOS image sensor with a 13-to-19b variable-resolution column-parallel folding-integration/cyclic ADC[C]//In IEEE Int Solid-State Circuits Conf. (ISSCC) Dig Tech Papers, 2011: 399-401.

[8] Yoshizawa H, Huang Y, Ferguson P F,etal. MOSFET-only switched-capacitor circuits in digital CMOS technology[J]. IEEE J. Solid-State Circuits, 1999,34(6): 734-747.

[9] Aminzadeh H, Danaie M, Lotfi R. Desigh of high-resolution MOSFET-Only pipelined ADCs wih digital calibration[C]//in Design, Automation & Test in Europe Conf & Exhi (DATE). Nice Acropolis, France, pp. 1-6.

[10] Charkhkar H, Asadi A, Lotfi R. A 1.8 V, 10-bit, 40 MS/s MOSFET-only pipeline analog-to-digital converter[C]//in Circuits and Systems, ISCAS, Proc. IEEE Inl. Sym. on, Island of Kos, Greece, 2006: 1-4.

[11] Kawahito S, Park J H, Isobe K,etal. A CMOS image sensor integrating column-parallel cyclic ADCs with on-chip digital error correction circuits[C]//in IEEE Int Solid-State Circuits Conf (ISSCC) Dig Tech Papers, 2008: 55-57.

[12] 高岑.基于混合域累加的TDI型CMOS图像传感器关键技术研究[D].天津:天津大学，2012.

[13] 陆逢阳.“一种用于CMOS图像传感器的12-bit 500-kS/s循环型模数转换器的设计”[D].长春:吉林大学，2014.

[14] 李鹏.“低功耗循环结构模数转换器(Cyclic ADC)的优化设计”[D].天津:天津大学，2010.

[15] 王乐.“低功耗循环型模数转换器关键技术研究”[D].西安:西安电子科技大学大学，2014.

ADigitalCalibrationTechniqueforCyclicAnalog-to-DigitalConvertersUsingMOSCapacitors

WANGYunhe1，WEIZhiheng2

(1. Jilin Electronic Information Vocational Technology College, Jilin 132021, Jilin, China;2. Ningbo University, Ningbo 315211, Zhejiang, China)

This paper presents a digital calibration technique to a cyclic analog-to-digital converter (cyclic ADC) using MOS capacitors (MOSCAPs) which has a large applied voltage dependency but a high capacitance per area. The cyclic ADC with MOSCAPs has a large integral nonlinearity (INL), but a very small differential nonlinearity (DNL). A digital calibration algorithm is presentedtoreducethe INL. A simplified algorithm is presented toreduce hardware implementation, and still has sufficient small INL of +1.25/-0.25 LSB. The influences of other error sources including capacitor mismatch, amplifier finite gain and comparator offset arealso discussed.

MOS capacitors; cyclic analog-digital converter(ADC); calibration; integral nonlinearity(INL); differential nonlinearity(DNL)