一种高压摆率低电压CMOS AB类放大器的设计*

胡 荣， 何尚平， 罗小青(南昌大学 科学技术学院， 南昌 330029)

一种高压摆率低电压CMOS AB类放大器的设计*

胡 荣， 何尚平， 罗小青
(南昌大学 科学技术学院， 南昌 330029)

为了增加单位增益频率与压摆率，并能够工作在低电源电压下，同时降低偏置电流，提出了一种改进的基于0.18 μm CMOS工艺的AB类放大器，其采用多级放大器结构，第一级为具有电流镜负载的NMOS差分对，第二反相级由共源放大器实现，第三极为AB类放大器，其能够在±500 mV电源下工作.电路仿真结果显示该放大器相位裕度为87°；总补偿电容为5 pF，与传统放大器相比减少了50%；单位增益频率为21.17 MHz，比传统放大器增大约10倍；压摆率为7.5和8.57 V/μs，与传统电路相比，分别增加了2.8倍和2.6倍.此外，与其他文献相比，该放大器具有较大的单位增益带宽和压摆率以及较小的功耗.

模拟集成电路； CMOS AB类放大器； 转换速率； 低电压； 低功耗； 单位增益频率； 相位裕度； 电阻负载

运算放大器的设计要在运放设计规范要求的基础上，通过分析性能参数与晶体管几何参数的关系，计算出各晶体管的宽长比，进而通过软件仿真确定设计的可行性.目前，研究人员更喜欢最小晶体管尺寸和低电源电压设计参数.单级放大器只能提供有限的增益，因此，为了实现高增益，研究人员通常会使用级联放大器，其总增益是每级放大器增益的乘积.放大器的级数越多，其陷入自激的可能性越大(尤其是超过3级时).同时，级数多还会带来噪声大、频响差等一系列问题，因此，目前较常见的多级放大器为两级放大器.

两级运算放大器主要用于需要宽输出摆幅的低电压应用中，其可分为两种，一种是具有单端输出的差分放大器，另一种是A类或AB类运算放大器.A类和AB类放大器具有相同的静态电流和最小电源要求，但AB类运算放大器具有比A类运算放大器更大的相位裕度和更高的单位增益频率.AB类放大器广泛应用于一些如便携式电子设备、音频放大器、电机驱动器和LCD驱动器等.对于这些放大器，其产生的输出电流远大于输出级的总偏置电流[1-2].运算放大器的基本功能是响应于输入处的开关事件产生输出的更新值，其中，采样电容器从源极充电并放电到求和节点，最大容性负载、开环电压增益、电源抑制比、裸片面积和功耗是重要的性能参数[3].

两级CMOS运算放大器受到两个基本性能限制，例如，频率补偿技术为有限范围的电容性负载提供稳定操作，而电源抑制严重降低了开环极点频率.为了消除两级CMOS运算放大器中的电源抑制比问题，研究人员采用了级联技术.在级联技术中，放大器的频率和电源抑制比得到较大的改善[4].研究人员用多级级联电路代替了传统的折叠共源共栅电路，以获得高直流增益和低电源电压下的宽电压摆幅[5].

在没有共源共栅(或三级)放大器技术的放大器中，其获得的直流增益和低频线性度较差.额外的增益级大幅改善了直流增益，通过使用附加的增益级能够提高放大器的带宽与增益，但其不限制最大输出电流[6].每当第三级中的输出负载电流较大时，四级AB类放大器需要大量的偏置电流，可以在第三级通过使用自适应偏置技术减少偏置电流[7-8]，并引入偏置线补偿技术以增加带宽和PSRR[9].在此技术中，随着输出电流的增加，放大器的总偏置电流也增加.

三级伪AB类放大器示意图如图1所示，它是一种高增益多级放大器，晶体管数量较少，偏置电路简单，输出摆幅较大，可在低电源电压和电流下工作，但功耗较大.由于在输出级由晶体管M9和M11形成电流镜，其总偏置电流与放大器的输出灌电流成比例增加.

真正的AB类放大器所具有的晶体管数量、偏置电路和最大输出电流与伪AB类放大器类似，但真正的AB类放大器具有总偏置电流不随输出灌电流增加而增加的优点.本文提出了一种AB类放大器，其具有比伪AB类放大器更高的单位增益频率与压摆率，并能够在低电源电压下工作，同时偏置电流不随着输出灌电流增加而增加.

图1 传统伪AB类放大器电路示意图Fig.1 Schematic diagram of traditional pseudoAB class amplifier circuit

1 传统三级伪AB类和真AB类放大器

三级伪AB类放大器的第一级是差分放大器M1～M5，接下来的两级是共源放大器，其中第一级共源放大器M6～M7具有负增益，第二级共源放大器M8～M11具有正增益.晶体管M10是PMOS晶体管，是反相共源放大器，产生从中间节点到最终输出节点的前馈路径，同时将产生用于放大器的推挽动作.放大器的最后一级M9～M11包括尺寸比为1∶k的NMOS电流镜.由于M11是输出晶体管，其可传递大灌电流，使得通过M9镜像晶体管的电流相应变大.因此，当输出为灌电流时，总偏置电流增加，导致效率损失，因此称为伪AB类放大器[10].

图2 传统AB类放大器电路示意图Fig.2 Schematic diagram of traditionalAB class amplifier circuit

2 改进的AB类放大器

(1)

式中：gm1和gm2为第一与第二级的跨导；gds2和gds4分别为晶体管M2和M4的漏源电导；gm8和gm9分别为晶体管M8和M9的跨导；rds6、rds7、rds8、rds9分别为M6、M7、M8、M9的漏源导通电阻.由于

(2)

(3)

图3 改进的AB类放大器电路示意图Fig.3 Schematic diagram of improved AB class amplifier circuit

电路中晶体管M10和M11，以及M12和M13相匹配，由此可得

VGG=VGS10+VGS11=

Vtn+|Vtp|+

(4)

Vtn+|Vtp|+

(5)

(6)

若V1=0，V2≠0，输出电压为

(7)

若V1≠0，V2=0，输出电压为

(8)

式中：gm14、gm15分别为M14、M15的跨导；rds14、rds15分别为M14、M15的漏源导通电阻.

第二级的输出，即共源放大器的输出被提供给AB类放大器的下一级.PMOS晶体管M14提供从节点V1到输出节点的前馈路径.晶体管M14在正循环中导通，M15在负循环中导通.本文所提出的AB类放大器具有总偏置电流不随输出灌电流增加而增加的优点.

3 模拟结果

表1 AB类放大器晶体管宽长比Tab.1 Aspect ratio of AB class amplifier transistor

图4 瞬态仿真图Fig.4 Transient simulation diagram

对所提出的开环配置中AB类放大器的交流分析进行仿真，以找出增益裕度、相位裕度和带宽.图5为电容负载为1 pF，电阻负载分别为10、100、500 kΩ的三种不同组合下的幅度与相位的交流仿真图.由图5a可知，当电阻负载为10 kΩ时其带宽增加，此时直流增益为40.74 dB，单位增益频率为21.17 MHz，而图1、2中放大器的单位增益频率为2.4和4.9 MHz，故本文所提出的放大器具有比传统电路更高的单位增益频率.

图5 交流仿真图Fig.5 AC simulation diagram

图7为本文提出的AB类放大器的直流仿真图，其中，斜线为偏置电压，曲线为输出电压.由图7可知，当输出电压最高时，此时偏置电压约为500 mV，偏置电压极低，从而降低电路的功耗.

表2为本文提出的AB类放大器以及其他文献中提到的AB类放大器部分参数对比.由表2可以看到，在保证直流增益的情况下，本文提出的放大器能够有效地增大单位增益频率以及压摆率.

图6 压摆率仿真图Fig.6 Slew rate simulation diagram

图7 直流仿真图Fig.7 DC simulation diagram

4 结 论

表2 改进的AB类放大器仿真结果Tab.2 Simulation results of improved AB class amplifier

[1] Hamzah M H，Jambek A B，Hashim U.Design and analysis of a two-stage CMOS op-amp using Silterra’s 0.13 μm technology [C]//IEEE Symposium on Computer Applications and Industrial Electronics.Penang，Malaysia，2015：55-59.

[2] Qureshi S，Rawat P.A rail-to-rail class AB amplifier design with an offset cancellation for LCD source drivers [C]//2016 IEEE Students’ Conference on Electrical，Electronics and Computer Science.Bhopal，India，2016：1-4.

[3] Magnelli L，Amoroso F A，Crupi F.Design of a 75-nW，0.5-V subthreshold complementary metal-oxide-semiconductor operational amplifier [J].International Journal of Circuit Theory and Applications，2014，42(9)：967-977.

[4] Ahuja B K.An improved frequency compensation technique for CMOS operational amplifiers [J].IEEE Journal of Solid-State Circuits，2003，18(6)：629-633.

[5] Yadav A.A review paper on design and synthesis of two-stage cmos OpAmp [J].International Journal of Advances in Engineering and Technology，2012，34(22)：2073-2074.

[6] Golabi S，Yavari M.A three-stage class AB operational amplifier with enhanced slew rate for switched-capacitor circuits [J].Analog Integrated Circuits and Signal Processing，2015，83(1)：111-118.

[7] Cabrera B E，Pennisi S，Grasso A D.0.7-V three-stage class-AB CMOS operational transconductance amplifier [J].IEEE Transactions on Circuits & Systems I Regular Papers，2016，63(11)：1807-1815.

[8] Rashid M W，Garimella A，Furth P M.Adaptive biasing technique to convert pseudo-class AB amplifier to class AB [J].Electronics Letters，2010，46(12)：820-822.

[9] Surkanti P R，Furth P M.Bias-line compensation for multi-stage amplifiers [J].Midwest Symposium on Circuits & Systems，2011，30(4)：1-4.

[10]Gupta P，Khandelwal S，Akashe S.An ultra-low-power low-voltage two stage CMOS operational amplifier in 45 nm technology [J].Journal of Nanoelectronics and Optoelectronics，2015，10(3)：327-332.

[11]Surkanti P R，Furth P M.Converting a three-stage pseudo class-AB amplifier to a true-class-AB amplifier [J].IEEE Transactions on Circuits and Systems II Express Briefs，2012，59(4)：229-233.

[12]Ramirez A J，Carvajal R G，Galan J A，et al.A free but efficient low-voltage class-AB two-stage operational amplifier [J].IEEE Transactions on Circuits and Systems II Expressed Briefs，2006，53(7)：568-571.

[13]Valero M R，Celma S，Medrano N，et al.An ultra low-power low-voltage class AB CMOS fully differential OpAmp [C]//IEEE International Symposium on Circuits and Systems.Seoul，South Korea，2012：1967-1970.

[14]Sutula S，Dei M，Teres L，et al.Class-AB single-stage OpAmp for low-power switched-capacitor circuits [C]//IEEE International Symposium on Circuits and Systems.Lisbon，Portugal，2015：2081-2084.

DesignofCMOSABclassamplifierwithhighslewrateandlowvoltage

HU Rong, HE Shang-ping, LUO Xiao-qing
(School of Science and Technology, Nanchang University, Nanchang 330029, China)

In order to increase the unity gain frequency and slew rate and work under low supply voltage while reducing the bias current, an improved AB class amplifier based on 0.18 μm CMOS process was designed. A multi-stage amplifier structure was adopted in the designed amplifier. The first stage was a NMOS differential pair with a current mirror load, the second inversion stage was realized by a common source amplifier, and the third stage was an AB class amplifier. The AB class amplifier could operate at ±500 mV. The circuit simulation results show that the present amplifier has a phase margin of 87°, and the total compensation capacitance is 5 pF, which reduces by 50% compared with the conventional amplifiers. The unity gain frequency is 21.17 MHz, which is about 10 times greater than that of conventional amplifiers. The slew rate is 7.5 and 8.57 V/μs, which increases about 2.8 and 2.6 times as that of conventional amplifiers, respectively. In addition, compared with those from other literatures, the present amplifier has a larger unity gain bandwidth and slew rate as well as smaller power consumption.

analog integrated circuit; CMOS AB class amplifier; conversion rate; low voltage; low power consumption; unity gain frequency; phase margin; resistive load

2017-01-11.

江西省教育厅科学技术研究项目(151503，151496).

胡 荣(1986-)，女，江西九江人，讲师，硕士，主要从事电子与通信工程等方面的研究.

* 本文已于2017-10-25 21∶13在中国知网优先数字出版. 网络出版地址： http：∥www.cnki.net/kcms/detail/21.1189.T.20171025.2113.062.html

10.7688/j.issn.1000-1646.2017.06.15

TN 432

A

1000-1646(2017)06-0680-06

(责任编辑：钟 媛 英文审校：尹淑英)