WCDMA下行信道的时隙同步及频偏补偿算法研究*

2017-11-03余景盼万国金冷若兰虞贵财

电子器件 2017年5期

关键词：时隙步长信噪比

余景盼,万国金,冷若兰,虞贵财

(南昌大学信息工程学院电子信息工程系,南昌 330031)

WCDMA下行信道的时隙同步及频偏补偿算法研究*

余景盼,万国金*,冷若兰,虞贵财

(南昌大学信息工程学院电子信息工程系,南昌 330031)

WCDMA作为成熟的移动通信技术衍生出多种类似的通信系统。为改善低信噪比及大频偏环境下的系统时隙同步性能。分析基于传统分段非相干累加方法在该环境下的应用局限性,使用一种基于频偏补偿与时隙同步相结合的增强时隙同步算法,仿真证明该算法可以有效提高系统的时隙同步性能。并提出基于变补偿频率步长与相干累加时隙长度相结合的频偏精补偿方案,仿真证明在低信噪比下可快速使频偏范围收敛至6 Hz以内。对实际空口采集数据进行处理,验证完成了小区搜索的过程。

WCDMA;小区搜索;频偏补偿;时隙同步;匹配滤波

近年来独立于WCDMA系统的第3方探测系统逐渐成为了研究热点,为使各类终端稳定接入至WCDMA系统中,小区搜索是最先要处理的问题。WCDMA是典型的异步系统,终端设备需经过时隙同步、帧同步、主扰码识别来完成小区搜索,最终达到与基站的同步目的[1]。时隙同步是指获取系统数据链路的时隙起点位置的过程,其本质基于最大似然法则判决,利用在主同步信道(P-SCH)中发送的主同步序列(PSC)的强自相关及互相关性[2],通过本地匹配滤波器与捕获的信息流进行相关来实现同步。在信噪比较低的情况下,可以通过增加相干累加长度的方式来平滑噪声的影响。但一些场合下接收机本地振荡器的偏差可能达到10×10-6量级,频偏可大至20 kHz,这使得相干累加的增益减小,因此需要减小相干累加长度,使用时隙分段方式进行非相干累加[3]。显然当信道同时处在大频偏低信噪比的环境下,简单的累加方式之间的矛盾会影响最终的时隙同步结果。所以获得更精确的频偏补偿及有效克服噪声的影响是获得良好的时隙同步性能的关键。

本文通过一种基于频偏补偿[1,4]与时隙同步相结合的方法增强时隙同步的准确性,同时研究基于变扫频步长[5]与变相干长度相结合的频偏补偿算法,获得准确的频偏补偿。

1 WCDMA下行链路同步信道(SCH)

WCDMA系统在其下行链路中连续发送同步信道(SCH),如图1所示,为WCDMA系统同步信道的组成结构[6]。

图1 WCDMA系统同步信道的结构

图1中的acp为辅助时隙同步的PSC序列,根据3GPP协议[2]构造过程如下:

=(1,1,1,1,1,1,-1,-1,1,-1,1,-1,1,-1,-1,1)

v=(1,1,1,-1,-1,1,-1,-1,1,1,1,-1,1,-1,1,1)

通过kronecker积形式,PSC码表示为:

Cpsc=(1+j)×(v⊗u)

2 时隙同步算法研究

2.1 时隙同步算法

空中接收的信号经处理后得到基带数据流{r},其中传输的PSC序列表示形式为:

rpsc(i)=β·SPSC(i)·exp[j(2πfTci+φ)]+n(i)
i∈[0,255]

(1)

式中:β为PSC序列的增益,SPSC代表系统的PSC序列,f是基带数据的频偏,φ表示起始相位,系统下行链路单个符号的时间Tc=10-6/38 400 s,n(i)=a(i)+j*b(i)表示PSC以外的噪声,在PSC良好的相关特性下,将其统一视为为高斯白噪声。通过一个匹配滤波器将接受到的数据与本地的PSC序列进行相关匹配。基本单位匹配滤波器的结构为[1]:

(2)

为提高匹配滤波输出信噪比,常采取时隙相关模累加的方式。基本框图如图2所示[7]。

图2 时隙同步实现框图

2.1.1 频偏及噪声对传统算法的影响

为克服频偏f的影响,已有的研究将单个匹配滤波器分为M个小段,不考虑噪声,式(1)代入式(2)分段可得输出模值[3]:

(3)

随着M的增加,C受到频偏的影响减小。传统单位匹配滤波器采用四分段或二分段的结构。但单位匹配滤波器输出经过M分段,对噪声的平滑作用降低[4]。实部虚部独立服从高斯分布a,b～N(0,δ2),总长度N经过单时隙M分段,时隙数为Nt,L=N/(MNt)为相干累加的单位长度,最终累加的输出相关值信噪比增益[8]为:

(4)

增益主要由L决定,根据3GPP相关协议[9],通过信道模拟进行实际的对比,在信噪比为-18 dB时,几种累加方式的对比如图3所示。

图3 -18 dB时几种累加方式增益对比图

观察图3中下方四条曲线,时隙间非相干累加情况下,相同累加时隙数时,分段数M每增加一倍,增益就减小约3 dB,且随着累加时隙数的增加,其增益近似不变。因此同时处在大频偏低信噪比的环境下,传统的对时隙进行分段的方式,性能降低,不能完全满足要求。

2.1.2 频偏补偿时隙同步算法研究

(5)

在该频偏补偿算法中,精补偿阶段继续使用式(5),这使得精补偿频率的判决准确率比较低。而准确的精频偏补偿,可以将频偏约束在更小的范围,有利于提高后续过程的性能。

2.1.3 改进型的分级频偏补偿算法

匹配滤波使用最大似然法判决。基于频偏补偿的时隙同步,即系统在各频偏补偿值下的累加输出Cl按照最大似然法的择大判决过程。两路经过频偏补偿的序列,频率补偿值分别为fc1=fs·l0,fc2=fs·(l0+1),对二路数据累加模值进行判决,似然函数为:

(6)

(7)

Ns分别取1、4、16、64作出各情况的衰减对比如图4所示。

图4 多时隙相干累加模衰减比例对比图

采用一个时隙相干累加(传统方法)法时,精频偏补偿阶段以100 Hz为补偿步长,每个样点的输出累加模衰减比例几乎一样,性能受限。在改进的算法中,随着时隙相干累加数的增加,衰减比例区别明显,即dl变大。令衰减后的累加模与理论上的累加模的例关系为Cα=αC,根据式(2.7)计算可得α=0、1/2时的频偏fα0、fα1如表1所示。

表1 多时隙相干累加频偏敏感度表

利用这种随着累加时隙数增加而提高的敏感度,调整每次补偿时判决的分辨率。粗频偏补偿阶段的模型沿用式(5),改进的精频偏补偿采用四次幂梯度变化的步长和相干累加时隙数,迭代步长为本次频偏范围的1/4,等于下一次的频偏范围。表1中Ns=4、16、64值时所对应的fα0值即为第2、3、4次精频偏补偿时的频偏范围。改进性的精补偿模型如下:

(8)

3 算法性能分析

依据3GPP 25.141协议[9],使用信号源Agilent E4438C产生Downlink →Test Model 1测试数据模型1,经过高速数据采集卡(PXI-20612),并行2路20 MHz采样存入计算机加入频偏,通过MATLAB进行下一步处理。改进的频偏补偿算法为精频偏补偿部分,完成补偿后同时完成了时隙同步的目的。流程图如图5所示。

取粗补偿步长为fs1=1 500 Hz,总步数2l+1=27。根据表1中各相干累加长度下的衰减关系,精频偏补偿步长为fs2=fs1/4k+1,k∈[0,K-1],K=4,数据{r}先进入粗补偿部分,得到粗判决补偿f1及在该判决下的时隙位置L1,f1进入补偿累计部分,此时累计补偿为f=f1。输入{r}经过上一次的累计补偿f的频移后得到{rc},对{rc}继续进行精补偿,在取模和累加模块中,根据此时k的值对总数为64个时隙长度的相关值进行累加,操作为:将64个时隙按每小段4k个时隙分为64/4k个分段,然后每个分段进行相干累加取模,分段之间的模进行累加。每次精补偿输出判决为f2,同时输出的还有时隙位置L2,当L2=L1时,此次补偿有效。每次精补偿结果f2都进入补偿累计模块。经过K=4次精补偿后的累计输出f即为总频偏补偿,并得到此时频移后的输出数据{rc}。

图5 基于频偏补偿时隙同步结构图

3.1 时隙同步分析

取一个大频偏典型值18 kHz,对该信号以步长1.5 kHz进行粗补偿,这里减小信噪比至-18 dB,在时域与频域的共同搜索时隙头位置。得到三维图如图6所示。

图6 时域频域共同搜索时隙同步

图7 频偏补偿同步与四分段同步对比图

结果分析,在频域侧,峰值位置位于-18 kHz附近,而在时域侧,峰值位置正确匹配到预设的时隙起点位置。与常用的四分段累加算法对比如图7所示,经过补偿后的序列匹配输出信噪比在3 dB左右,但四分段情况下,时隙头位置的匹配输出已经湮没在匹配噪声中。进行10 000次时隙同步仿真模拟,与其他的同步方式的时隙同步结果进行对比,作出频偏18 kHz时时隙同步位置捕获率图如图8所示。

图8 时隙同步捕获率比较图

结果分析,在频偏较大时,四分段累加性能好于二分段累加,一种差分相干累加[3]的方式性能优于四分段累加的方式,而不分段累加的捕获率可以忽略。采取补偿再累加的方式性能最优,可以容忍比四分段低3 dB的信号信噪比,比差分累加低1 dB左右的信号信噪比。

图9 精补偿捕获率比较图

3.2 精补偿性能分析

经过1.5 kHz的粗频偏补偿后,进一步对数据进行精频偏补偿,设置文献[1]中传统精补偿分级补偿步长为100 Hz→10 Hz两级结构,每级补偿次数为11次,总次数22次。文中采用的是375 Hz→93.8 Hz→23.4 Hz→5.9 Hz 4级结构,每级5次,总次数20次。当补偿后频偏落在补偿范围内,精补偿捕获成功。加入粗补偿后的随机频偏10 000次,对比文献[1]中精补偿两级结构及改进精补偿最后两级结构,补偿捕获成功率如图9所示。结果分析,两算法搜索次数相当,改进的精补偿补偿方式性能较文献[1]文算法有明显的提升。当信噪比大于-18 dB时,可以实现对补偿步长23.4 Hz的判决捕获,补偿后频偏范围约束在23.4 Hz以内;当信噪比大于-17 dB时,可以实现对补偿步长5.9 Hz的判决捕获,频偏约束范围在5.9 Hz以内。

4 实际空口数据小区搜索

如图10所示,使用SDR平台采集WCDMA空口数据,采样时钟为30.72 MHz,即8倍采样,双路16位浮点存储。通过C平台进行数据处理,使用文中算法进行时隙同步及频偏补偿后,进行帧同步、主扰码识别、解扰解扩、P-CCPCH解交织Viterbi译码、BCH解码。

图10 小区搜索结构图

得到小区的部分系统信息如图11所示。经验证SIB11信息中返回的主扰码号与主扰码识别的结果一致。并从SIB5中返回了小区AICH、PICH、S-CCPCH公共信道的参数,完成小区搜索的过程。

图11 小区部分系统信息

5 结语

通过基于频偏补偿的时域频域共同搜索的方法,把接收信号约束在一个较小的频偏范围内,以减小频偏对时隙同步的影响,同时可以增加相干累加段的长度,提高匹配输出信噪比。有效地提高了在信噪比较低、频偏较大的情况下,系统时隙同步的捕获性能。并且在精补偿阶段,通过变相干长度与补偿步长相结合的方法,进一步提高了精补偿的精度,将接收的基带数据约束至更小的频偏范围,有利于增强后续帧同步及解扰能力,进而获得更好的小区搜索性能。

[1] 袁正午,王重阳,田益,等. WCDMA时隙同步算法的设计与实现[J]. 电视技术,2013,37(7):83-86,149.

[2] 3GPP TS 25.213,Spreading and modulation(FDD)[S]. 2009.

[3] 苏赐锭. WCDMA小区搜索算法的研究与实现[D]. 广州:华南理工大学,2010.

[4] Li C F,Chu Y S,Ho J S. Cell Search in WCDMA Under Large-Frequency and Clock Errors:Algorithms to Hardware Implementation[J]. IEEE Transactions on Circuits and Systems Regular Papers,2008,55(2):659-671.

[5] 郭婧,张长革,杨刚,等. 一种基于相干累加的并行伪码快速捕获算法[J]. 现代电子技术,2015(1):9-11.

[6] 3GPP TS 25.211,Physical Channels and Mapping of Transport Channels onto Physical Channels(FDD)[S]. 2009.

[7] 汪洪波,周常柱. WCDMA第一步小区搜索算法研究[J]. 无线通信技术,2004,13(2):21-23,29.

[8] 罗鹏飞,张文明. 随机信号分析与处理[M]. 北京:清华大学出版社,2012:60-82.

[9] 3GPP TS 25.101,User Equipment Radio Transmission and Reception(FDD)[S]. 2009.

[10] 冯穗力. 数字通信原理[M]. 北京:电子工业出版社,2012:182-184.

[11] 王平. 陆地及卫星WCDMA系统下行链路关键技术研究[D]. 成都:电子科技大学,2015.

[12] 雷扬,韩方景,吴克宇,等. 一种直扩系统中伪码的二维捕获方法[J]. 中国数据通信,2014(13):120-122.

WCDMADownlinkSlotSynchronizationandFrequencyOffsetCompensationAlgorithmResearch*

YUJingpan,WANGuojin*,LENGRuolan,YUGuicai

(Department of Electronic Information Engineering,Nanchang University,Nanchang 330031,China)

As a mature mobile communication technology,WCDMA derived a variety of similar communication systems. In order to improve the performance of time slot synchronization under the environment of low signal-to-noise ratio and large deviation,the limitations of the application of the methods is analyzed based on piece-wise non-coherent accumulation. An enhanced algorithm slot synchronization algorithm is applied based on frequency compensation combined with slot synchronization,simulation shows that this algorithm can effectively improve the slot synchronization performance of the system,and put forward a scheme based on variable compensation frequency step size combined with variable length of coherent accumulation slot,which can make fast convergence to 6 Hz frequency offset range. Under the low signal-to-noise ratio,it succeeds to deal with the process of cell search of the actual air interface data.

WCDMA;cell searching;frequency offset compensation;slot synchronization;matched filtering

10.3969/j.issn.1005-9490.2017.05.023

项目来源:国家自然科学基金项目(61661030)

2016-08-05修改日期2016-11-04

TN914.5

1005-9490(2017)05-1167-06