基于ADS的锁相频率合成器仿真

2017-08-04刘鹏远

宇航计测技术 2017年3期

关键词：锁相环环路噪声

王锋刘鹏远李兵

（军械工程学院四系，河北石家庄 050003）

基于ADS的锁相频率合成器仿真

王锋刘鹏远李兵

（军械工程学院四系，河北石家庄 050003）

现代电子装备中的复杂频率源都是通过频率合成技术来实现，而性能良好的频率合成系统是顺利实现频率合成的工程基础，在实际合成器电路中，相位噪声、杂散分量等影响因素的出现是不可避免的，既降低电路稳定性，输出结果也不理想，严重情况可导致系统故障。因此，有必要在已有实际电路的基础上构建合成系统概念图，根据合成目标信号的特点，添加测试目标和项目，对锁相环频率合成器的电路系统进行优化设计，运用ADS2011对电路进行仿真，通过仿真软件建立相关电路模型，借助多种测试元件对相关参数的观测来找出优化点进行电路优化，仿真模拟实际的信号合成过程，改善实际电路的稳定性和可用性。

锁相环频率合成器 ADS 仿真

AbstractIn the modern electronic equipment complex frequency source is achieved by frequency synthesis technology.Good performance of frequency synthesis system is the engineering foundation of realizing frequency synthesis.In actual synthesizer circuit，the emergence of the influencing factors such as phase noise and spurious components is inevitable.It reduces the stability of the circuit，and the output is not ideal.If it is severe it can lead to system failure.It is necessary on the basis of the actual circuit compose the system concept map.According to the characteristics of the target signal，add test objectives and projects，optimization design the phaselocked loop frequency synthesizer circuit system.Use the ADS2011 to simulate the circuit and establish the relevant circuit model.Find out the optimal point and optimize circuit by observing related parameters based on a variety of test components.Simulation of the actual signal synthesis process，improve the stability and availability of the actual circuit.

Key wordsPLL Frequency SynthesisADS Simulation

1 引言

锁相环频率合成方法是一个基于相位误差的闭环自动控制系统。通过比较参考激励信号与压控振荡器分频后输出信号的相位差，形成相位反馈控制信号，通过负反馈，迫使输出信号逼近期望信号，最终实现输出频率的稳定。这种方案具有良好的窄带频率跟踪特性。锁相环电路主要由鉴相器（PD）、环路滤波器（LPF）、压控振荡器（VCO）、分频器（Div）四个基本部件组成。

锁相环频率合成系统具有以下主要技术指标：

1）频率准确度。反映实际输出信号频率与标称输出频率之差，一般由分频数N与频率参考源决定；

2）频率稳定度。指在一定的时间区间内，频率发生相对变化的程度，参考频率源是影响这项指标的主要因素；

3）频率范围。即锁相环频率合成系统输出信号的频率范围。该项指标由VCO的频率范围以及锁相环芯片内的分频器性能共同决定；

4）跳频时间。指锁相环系统输出信号从一个频率切换到另一个频率过程中，输出信号从突变到重新形成稳定状态所需要的时间，也称为频率转换速度。影响锁相环频率合成器频率转换速度的主要因素是环路滤波器LPF的带宽，即LPF的带宽越宽，跳频的时间越短，速度越快，而LPF的带宽如何选取又由其上一级鉴相器的鉴相频率决定。因此，要折中这一系统矛盾，只有尽量选取低噪声器件，根据指标要求，优化选取适当的环路带宽，才能获得稳定的信号质量和满意的跳频速度；

5）频谱纯度。指输出信号的频谱与理想标准信号的接近程度，该指标以输出信号的相位噪声和寄生杂散来衡量，带内相位噪声主要的来源是频率参考源、电荷泵和鉴相器PD，而带外相位噪声主要受压控振荡器VCO影响。

锁相环合成器中的噪声包括频率源噪声、PD触发噪声、LPF噪声、VCO开环噪声、Div的触发噪声等。对于参考频率源、鉴相器以及分频器的相位噪声，锁相环的滤波特性主要体现为低通特性。相反，对于压控振荡器，锁相环路体现为高通滤波特性。

2 设计方案

由于基于电荷泵结构的锁相环在频率锁定或接近锁定时可近似等效为一个线性的反馈系统，因而在锁相环芯片中，鉴相器输出通常是采用基于电荷泵结构，本研究就以电荷泵结构来设计锁相环电路，更利于参数的测量与分析。图1为电荷泵锁相环系统结构。

设置锁相环系统仿真电路预定的电路指标为：

1）VCO输出频率：（900±10）MHz；

2）VCO 相位噪声：优于-75dBc/Hz@1kHz，-110dBc/Hz@100kHz；

3）系统环路带宽：ωo=10kHz；

4）锁定时间：＜300μs；

5）相位裕度：γ=45°～50°。

由图1可知，闭环传递函数为：

3 ADS仿真设计

3.1 建立原理图

根据概念图，在ADS2011中利用PLL仿真电路设计功能建立电荷泵锁相环系统模拟电路，如图2所示。

按照相关仪器标准设置好电路设备参数后，对电路进行仿真，得到仿真结果数据显示图，如图3所示。

由图3可以看出系统的相位裕度在10kHz处满足了限定条件，但相位裕度并不是在10kHz处达到最大，并且出现波峰，偏离该频率较远，极有可能造成系统不稳定。

3.2 查看PLL稳定状态

查看PLL系统电路的锁定时间，利用ADS2011的仿真电路设计功能建立电路原理图，如图4所示。

对电路元件的相关参数进行设置后，进行仿真，得到结果数据如图5所示。

通过图5可以看到，初步构成的电荷泵锁相环系统电路VCO的输出频率在不断震荡且随着时间的推移震荡范围在不断的变大，说明系统不稳定，很难达到锁定状态。

3.3 估算相位噪声

估算PLL系统电路的相位噪声，利用ADS2011的仿真电路设计功能建立电路原理图，如图6所示。

对电路元件的相关参数进行设置后，进行仿真，得到结果数据显示图。如图7所示。

从图7可以看到，在环路宽带之内，PLL输出信号的相位噪声主要由参考源、鉴相器（电荷泵）和分频器决定；而在环路宽带之外，相位噪声主要由VCO决定。也就是说，PLL环路对参考源、鉴相器（电荷泵）和分频器的相位噪声呈低通特性，对VCO本身的相位噪声呈高通特性。噪声主要集中在优化目标频率10kHz附近，对系统整体的稳定性影响较大，延长了系统的锁定时间。