基于FPGA的瞬态响应测试仪的设计与实现

李 亚, 樊汝森, 蒋 伟, 杨俊杰, 宋 辰, 张 源

(1.上海电力学院 电子与信息工程学院, 上海 200090;2.国网上海市电力公司 青浦供电公司, 上海 200122; 3.青岛大学 自动化工程学院, 山东 青岛 266071)



基于FPGA的瞬态响应测试仪的设计与实现

李 亚1, 樊汝森2, 蒋 伟1, 杨俊杰1, 宋 辰3, 张 源3

(1.上海电力学院 电子与信息工程学院, 上海 200090;2.国网上海市电力公司 青浦供电公司, 上海 200122; 3.青岛大学 自动化工程学院, 山东 青岛 266071)

为提高瞬态响应测试仪的测量精度和响应速度,提出了一种基于现场可编程门阵列(FPGA)实现的设计方法.系统设计采用Xilinx公司生产的Xilinx Spartan 3E XC3S500E PQ208 FPGA作为控制核心,实现了对瞬态响应的峰值时间、超调量及调节时间的精确测量,并且能较准确地绘制二阶系统的瞬态响应曲线.系统显示模块采用VGA显示,既节约了IO口资源,又可以更加逼真地显示相应曲线.系统可通过模拟开关实现单脉冲信号的输出,并扩展了语音提示功能,使用更方便.实际测试表明,系统具有运行稳定、参数测量精度高、抗干扰强及响应速度快的优点.

现场可编程门阵列; 瞬态响应; VGA显示; 模拟开关

随着电子测试技术在军事、医疗、航空航天、汽车、桥梁等测试技术领域内的广泛应用,人们对基于数字信号的集成电路瞬态响应测试仪有了越来越高的需求[1-4].传统的方法是给瞬态响应测试仪的设计电路加上某些已知的信号,通过输出信号是否满足要求来判断电路的好坏[5],但这些瞬态响应测试仪只能产生较为稳定的函数信号,而不能产生对时间、精度、稳定性要求较高的瞬态信号.因此,必须研究一种能满足现代要求的瞬态响应测试仪.现场可编程门阵列(Field-Programmable Gate Array,FPGA)[6]具有运算速度快、集成度高、设计灵活、效率高等优点而被广泛应用.文献[7]通过利用FPGA产生一个阶跃信号,经二阶系统后由A/D对响应采集量化,此系统测试速度快,但稳定性不高,不适宜长期使用.文献[8]通过利用FPGA中电源模块的改进技术来提高瞬态特性测试仪的精度,但系统过于简单,没有较好的抗干扰能力.

针对现有瞬态响应测试仪存在的问题,本文提出了一种基于FPGA实现的设计方法.测试结果表明,本系统具有传输速度快、参数测量精度高、抗干扰强、功能完善等优点,对高标准要求的瞬态响应测试仪的设计与实现具有重要意义.

1 系统概述

系统结构如图1所示.系统由键盘输入模块、显示模块、信号发生模块、A/D转换模块和D/A转换模块等构成.

图1 系统结构

其工作原理如下:通过制作线性电源代替以往的开关电源以解决电源稳定性差的问题;在阶跃信号发生模块幅值控制方面,取消了脉冲宽度调制(Pluse Width Modulation,PWM)技术对模拟信号电平进行数字编码,而是使用D/A转换芯片,通过FPGA内部产生数字信号,经过数模转换后变为相应的模拟量输出;由于模拟开关的响应速度非常快,通过数字信号控制模拟开关的通断来减小阶跃信号的上升时间;显示模块由单使能信号控制方式代替适配器方式;单脉冲信号源的脉冲宽度由FPGA计数来控制.

1.1 理论分析和参数计算

1.1.1 二阶系统

选用DAC0832来控制输出直流信号电压的幅值.系统输出幅值最小精确至0.02 V,精确度较高.由于可以数控,最终电压幅值上的误差可以采用程序修正,因此可利用模拟开关的选通控制端产生0 V和目标电压之间跳变的阶跃信号.当模拟开关的控制端口为低电平时,其输出为低电压;当模拟开关的控制端为高电平时,开关打开,使信号通过,电压变高.系统采用HEF4053模拟开关,其开关通断时间为25 ns,完全满足上升沿时间小于0.5 μs的实际要求.

设电阻R的电阻值为A×100 kΩ(A为系数),反向比例积分电路为:

(1)

反向积分电路为:

(2)

反向比例电路为:

(3)

反向电路为:

(4)

式(1)至式(4)化简后,得到电路的传递函数为:

G(S)=100÷(S2+10S+100)

(5)

式中:S=jω.

因此,得出当R=620kΩ时,峰值时间tp=0.128 8s;超调量σp=0.520V,调节时间ts=0.880s.

1.1.2 瞬态响应参数计算

当检测到信号开始上升时,采集信号有效,开始计数.当第一次检测到下降沿时,此时的时间为峰值时间tp,信号的峰值与稳态值之间的差即为超调量σp;当检测到下降沿或上升沿时,若此时的幅值在稳态值的98%～102%内,则此时信号达到稳定,此时的时间即为调节时间ts.

当R=620kΩ时,AD采样频率为1kHz,周期为1ms,峰值时间约为129ms,峰值时间tp精度约为1ms/129ms×100%=0.77%;调节时间约为880ms,调节时间的精度约为1ms/880ms×100%=0.15%.

选用TLC5510ADC模数转换器进行采样,将阶跃信号送入FPGA进行处理.AD采样信号幅值范围为0～2V,8位AD最小幅值单位为7.812 5mV,此时,超调量σp的精度约为7.812 5mV/1 000mV×100%=0.78%.结果显示,无论是峰值时间精度、调节时间精度还是超调量的精度都较高,达到了现代对于瞬态响应测试仪精确度的要求.

1.2 二阶系统瞬态响应曲线

曲线采样采用先入先出序列(First Input,First Output,FIFO)结构,采样时间分几档,分别对应不同的响应时间,以避免采样不足和采样过疏.采样时间等于每屏显示波形时间除以每横屏显示点数.为了较好地还原触发前后波形的整体情况,添加触发前信号的波形预采样,即实时保留采样点前一段时间的波形.当检测到跳变的阶跃信号时,FIFO队列继续采集波形,同时保留预采集点不变,直至采集完成,即FIFO已满,此时向主模块送出采样已完成的信号,由主模块进行波形的读取和写入视频图形阵列(Video Graphics Array,VGA)显存的工作.

由于50 M晶振能够产生20 ns的方波,满足最小脉冲宽度0.1 μs的要求,因此可以利用FPGA内部计数来控制单脉冲信号源的脉冲宽度.

2 硬件系统的设计

2.1 电源模块

采用输出双18 V交流电压的小型工频变压器,经整流桥整流滤波稳压,输出±12 V和+5 V电压.其中,±12 V为电路中各运放供电,+5 V电压可以为各数字芯片供电.为了提高+5 V电源的带负载能力,系统采用最大输出电流为1.5 A的金属封装的7805.先用输出电压可调的LM317(金属封装)稳出7.5 V,然后再经过7805输出+5 V电压,其电路结构如图2所示.

图2 电源模块电路

2.2 信号发生模块

根据键盘的输入参数,经过FPGA计数来控制信号源的脉冲宽度,然后由D/A芯片输出单脉冲信号.信号发生模块的电路结构如图3所示.

图3 信号发生模块

采用DAC0832产生直流电压,再利用模拟开关的断通控制端产生0 V和直流电压之间跳变的阶跃信号.选用HEF4053模拟开关,其开关通断时间为25 ns,可得到阶跃信号的上升沿时间小于0.5 μs,精度较高;同时输出单脉冲信号,脉冲宽度在0.1～1 000 μs内任意可调.

系统需要较大容量的RAM作为显示存储器,因此选择片外SRAM 作为显示存储器.文字以软件生成16×16点阵字模形式给出.为了让输出波形看起来更连贯,采用波形显示修正方案,将

孤立的点连成线.考虑到SRAM的容量速度以及显示的要求,选择分辨率为800×600的VGA,刷新率为60 Hz.控制方案为由VGA模块生成一个Enable(SRAM占用)信号,但此信号向外引出,可由其他模块读取.对于较长时间连续数据可以采用外用模块外FIFO作为缓存,而SRAM控制器专注于写入读取请求处理,其电路结构如图4所示.

图4 VGA控制显示模块

3 系统测试

3.1 系统调试和测试

峰值时间tp,超调量σp和调节时间ts的测量通过键盘输入稳态值的幅值大小(单位为10 mV)由液晶显示.测试结果如表1所示.

表1 峰值时间、超调量和调节时间的测试结果

由表1可知,虽然电阻电容等电子器件本身存在一定误差,但是测量误差仍在允许范围内,峰值时间最大误差小于1%,超调量最大误差小于1.5%,调节时间最大误差小于1%,AD采集信号的幅值和输出的模拟信号幅值都较为精确;达到瞬态响应测试仪的运放速度快和精度高的要求.若要进一步减小误差,则需提高AD转换的采样速度和采样分辨率,并提高DA的输出速度和输出分辨率.

3.2 单脉冲信号测试

通过键盘输入单脉冲宽度(单位为100 ns),按键触发开始,示波器显示单脉冲信号,测量数据如表2所示.

表2 单脉冲信号数据测试

由表2可知,本系统下的单脉冲信号最大误差为0.2%,误差较小,满足单脉冲信号实际要求,且系统运行稳定.

3.3 瞬态参数响应曲线显示

采用VGA显示瞬态响应参数及其响应曲线,其具体数值和曲线截图如图5所示.

由瞬态响应曲线可以看出,瞬态参数响应曲线可以快速、稳定输出,曲线光滑、抗干扰能力较强,且得到的峰值时间、超调量、调节时间的误差均较小,能较好地满足现代技术所要求的瞬态响应测试.

图5 瞬态响应曲线

4 结 论

(1) 该系统实现了对瞬态响应的峰值时间、超调量及调节时间的快速精确测量,峰值时间最大误差小于1%,超调量最大误差小于1.5%,调节时间最大误差小于1%,并且能较准确地绘制二阶系统的瞬态响应曲线.

(2) 系统采用VGA液晶显示屏显示二阶系统的瞬态响应波形和参数,不仅节约了IO口资源,还可增加波形显示范围,显示的波形和参数清晰稳定,系统滤波性能良好,抗干扰能力强.

(3) 系统可通过模拟开关实现单脉冲信号的输出,最大误差为0.2%.

(4) 系统加入了25120P语音播报功能,大大提高了系统的实用性.

[1] 阎石.数字电子技术基础[M].北京:高等教育出版社,1983:365-370.

[2] 韩旭,龚双.机电耦合载荷下的压电层合板瞬态响应分析[J].复合材料学报,2007,6(12):160-165.

[3] 樊汝森,王勇.裴秀高,等.基于 FPGA 的数字信号传输性能分析仪的设计与实现[J].上海电力学院学报,2013,29(4):399-403.

[4] 孙锦花,汤炳新.利用改进的精细积分法求解转子系统的瞬态响应[J].河海大学常州分校学报,2007,3(1):37-40.

[5] 李林.FPGA在集成电路瞬态特性测试中的应用仪[J].陕西理工学院学报,2012,35(7):66-69.

[6] 童诗白,华成英.模拟电子技术基础[M].北京:高等教育出版社,2003:34-50.

[7] 王世桥,陶桂宝.基于FPGA的瞬态响应测试仪[J].电子测量技术,2011(3):26-32.

[8] 王雪松,甄国涌.基于FPGA的某测试系统供电电源的可靠性分析[J].计算机测量与控制,2013,21(2):430-433.

(编辑 胡小萍)

Design and Implementation of the Transient Response Tester Based on FPGA

LI Ya1, FAN Rusen2, JIANG Wei1, YANG Junjie1, SONG Chen3, ZHANG Yuan3

(1.SchoolofElectronicsandInformationEngineering,ShanghaiUniversityofElectricPower,Shanghai200090,China;2.StateGridShanghaiQingpuPowerSupplyCompany,Shanghai200122,China;3.CollegeofAutomationEngineering,QingdaoUniversity,Qingdao266071,China)

In order to improve the transient response tester measurement accuracy and speed of response,a design method is proposed based on FPGA implementation.The system design using the Xilinx company’s Xilinx Spartan 3E XC3S500E PQ208 as the FPGA control core,achieves a precise measurement to the transient response of peak time,overshoot and settling time and can accurately draws the second transient response order curve of the system.The display module opt VGA display not only saves IO port resources,but also more realistically displays the corresponding curve.The system can achieve the pulse signal output by a single analog switch and is easier to use the system expansion voice prompts.The practical tests show that the system has the advantages of stablility,high-parameter measurement accuracy,strong anti-interference and fast response.

field programable gate array; the transient response; VGA display; analog switches

10.3969/j.issn.1006-4729.2017.01.016

2016-03-16

李亚(1990-),女,在读硕士,山东菏泽人.主要研究方向为电气设备在线监测.E-mail:dqly2013@126.com.

TN791;TP274

A

1006-4729(2017)01-0073-04