基于FPGA的E1接入SDH设计

张小辉，邓 波，黄玉刚

（中国电子科技集团公司 第三十四研究所，广西 桂林541004）

基于FPGA的E1接入SDH设计

张小辉，邓 波，黄玉刚

（中国电子科技集团公司 第三十四研究所，广西 桂林541004）

为简化常用的E1接入SD H系统，提出并验证了一种基于FPG A技术来实现E1业务直接接入SD H体制的设计方法，其核心是利用FPG A实现TU PP、E1映射及复用等功能。由于主要功能都在FPG A内部实现，且模块可重构，因此该设计硬件架构简单、集成度高，只需要少量电路就可以实现不同E1接口数量到SD H的接入。

FPG A；SD H；映射；TU PP；指针

0　引言

SDH是当前光纤通信网络主要的传输体制，SDH设备被大量应用于传输网络中[1]。目前SDH设备基本都支持E1接口，而且国内外支持此功能的SDH芯片都趋于成熟，包括各种单业务处理芯片、多业务处理芯片及单芯片解决方案芯片等。要实现E1接入SDH，可选择几种芯片配套使用，也可使用单芯片解决方案。但是，上述芯片存在接口数量固定、冗余功能较多和配置颇为复杂等缺点，往往会出现如果要增加个别业务数量接口就必须要增加一系列芯片的情况。为了解决这些问题，本文利用FPGA实现多种芯片功能，从而简化系统。

1　硬件系统设计

由于SDH设备中一般会支持E1、ETH等业务接入,因此硬件上SDH标准TBI总线会接入FPGA，以方便不同业务上光传输。另外一方面，现有SDH设备一般都支持VC12级别交叉功能，因此必须引入TUPP。常见的E1业务接入SDH的硬件方案如图1所示。

图1　常见的E1接入SDH方案硬件结构图

本文设计的硬件结构如图 2所示，可以看出本设计去除了TUPP、E1映射和E1接口芯片，改为在FPGA内部实现，从而大大简化了硬件结构。

图2　本设计的硬件结构图

图2中FPGA主要完成SDH标准TBI总线、净负荷提取和插入、开销提取和插入、高阶低阶指针解析和插入、E1映射/解映射、HDB3编码/解码、访问总线、告警及状态指示等功能模块的实现。SDH成帧/解帧芯片完成标准TBI总线的成帧/解帧，光模块完成光/电转换，时钟芯片为整个系统提供时钟，CPU负责完成对所有芯片的配置工作。

2　FPGA设计

2.1FPGA功能模块架构设计

FPGA内部模块之间的连接关系以及FPGA内部模块与外部芯片的连接关系如图3所示。

图3　FPGA内部架构图

在FPGA内部模块架构中，标准TBI总线功能模块分为上行和下行总线处理模块，主要完成时序、数据及帧头等总线相关处理。TUPP模块主要完成以下工作：从AU4中提取段开销；提取并缓存VC4净负荷；提取通道开销；解析VC4/VC12指针调整；提取并缓存C12净负荷；生成TU12指针；总线数据合成。E1解复用/解映射模块主要完成将从TBI总线中提取多路E1信号、净负荷提取等。相应地，E1复用/映射模块则完成逆向处理。交叉模块主要完成63路E1信号的空分交叉连接，方便用户将不同通道的E1信号关联到指定的VC12中。HDB3编码模块完成E1的NRZ码到HDB3码的转换。相应地，HDB3解码模块则完成逆向工作。CPU配置接口模块主要完成对FPGA内部模块进行配置、状态查询等。

上述模块中最重要的模块为TUPP模块、E1复用和映射模块、E1解复用和解映射模块。其中后两者是互逆的过程。因此，本设计重点介绍TUPP模块、E1复用和映射模块。

2.2TUPP模块设计

TUPP模块是下行总线方向E1解复用解映射的前提和保证，其本质是将AU4的指针调整改为TU12的指针调整[4]。下行TBI总线通过TUPP模块，此总线AU4的指针值就固定下来，一般默认为522。此时，可以到总线中固定的位置取出某个通道的VC12，从而进一步进行VC12颗粒的交叉，故TUPP是现有SDH设备中非常重要的一个环节。本设计中TUPP内部的结构及处理流程如图 4所示，AU4指针和TU12指针采用同样的处理机制，因此这两个模块可以复用。在指针的调整过程中，应当遵循SDH标准的要求[2,3]。首先，要确定指针调整的间隔及有效性，通过大数原则判定指针的正/负调整，然后确定当前帧的指针值，从而提取净荷[4]。本文的指针调整采用状态机设计。在输出TBI总线时，AU4的指针值固定为522，TU12的指针值通过C12数据缓存模块的可读数据量来决定，即如果当前可读数据过多，则需要正调整；否则，需要负调整。本文根据指针调整的情况，生成指针的值、NDF等相应的标志位、V1V2V3V4等开销的值。

图4　TUPP模块内部架构图

2.3E1复用和映射模块设计

E1的复用和映射就是将63个C12根据SDH标准的要求，复用和映射到一个标准的STM-1，即TBI 19.44M总线。由于63个C12分别装载的2.048M比特流，且存在频偏，因此需要对该63个2.048M比特流进行指针调整，从而装载到STM-1中。TU12指针的初始值设定为105，但是在运行过程中，本设计会根据图5中数据缓存内部的可读数据量来决定TU12指针是否需要正/负调整，由此确定当前TU12指针的值。如果调整的次数过于频繁，就会导致输出抖动过大。因此，本设计根据缓存的可读数据量划分了几个调整区间，在满足SDH标准要求的前提下根据不同的调整区间计划好指针调整的时机，从而降低输出抖动。

图5　E1映射及复用模块内部架构

3　设计实现

本设计采用XILINX的XC6SLX100-FGG676实现，已通过板级验证，其FPGA内部主要模块占用资源如表1所示。

表1　主要模块占用资源情况

在代码的编写过程中，本设计根据XILINX的SPARTAN6系列FPGA的特点，比如支持6输入LUT、DSP48和BlockRAM资源较丰富的特点进行编程，使得程序有利于编译软件进行实现。另外一方面，在设计过程中我们很注重提高模块的通用性，比如C12通道设计，提高代码的重用性和可移植性。通过采取上述措施，FPGA在布局布线后，其时序、资源、可重用性都能较好地满足要求。

本设计与常用设计相比，创新之处在于提高了整个系统的功能集成度，因此其经济性方面有一定优势，如表2所示。

表2　经济性比较

从表2可以看出，本设计由于减少了专用芯片的数量（特别是在E1接入数量较多时），因此可以大大减少PCB的面积及复杂度。另外，由于采用了FPGA设计，本设计可以很方便地移植或嵌入到其它类似设计中，从而缩短产品的开发周期。

4　结束语

本文针对常用的E1接入SDH方案的弊端，设计了一种基于FPGA的E1接入SDH新方案，并阐述了FPGA内部主要模块的内部架构及逻辑关系。另外，还对诸如指针调整等重要事项进行了着重叙述。由于采用了FPGA进行设计，使得其可编程特性可以很好地满足不同用户的需求，配置更为灵活，从而提高产品的竞争力。

[1]邓忠礼.光同步传送网和波分复用系统SDH&WDM[M].北京：清华大学出版社,2003.

[2]韦乐平.光同步数字传输网[M].北京：人民邮电出版社,1996.

[3]中国邮电电信总局.SDH传输设备维护手册[M].北京：人民邮电出版社,1999.

[4]ITU-T Recommendation G.707.Network node interface for the synchronous digital hierarchy(SDH)[S].1996.

Design of SDH service phone based on FPGA technology

ZHANG Xiao-hui,DENG Bo,HUANG Yu-gang
(The 34th Research Institute of CETC,Guilin Guangxi 541004,China)

A method to simplify the E1 interface to SDH system using the ordinary way has been given and verified,which is based on FPGA technology.The difference is that this method uses FPGA to implement TUPP,E1 mapper,multiplexer and other functions.Because most functions are implemented inside FPGA, the hardware system is simple and highly integrated.So that just needs few necessary circuits,the method can satisfy different requirements of E1 interface amount because of reusable design conception.

field programmable gate array(FPGA),synchronous digital hierarchy(SDH),mapper,tributary unit payload processor(TUPP),pointer

TN914.332

A

1002-5561（2016）05-0036-03

10.13921/j.cnki.issn1002-5561.2016.05.011

2016-01-25。

张小辉（1983-），男，硕士，工程师，主要方向为光通信开发工作。