数字量存储测试装置设计

申晓敏，钱礼华，刘保炜，吕　倩，白　蕾

(中国兵器工业试验测试研究院，陕西 华阴　714200)



数字量存储测试装置设计

申晓敏，钱礼华，刘保炜，吕倩，白蕾

(中国兵器工业试验测试研究院，陕西 华阴714200)

随着火箭橇试验测试领域的拓宽，带来了时序信号、弹翼展开信号、作动筒信号、舵张信号、时间序列等一系列数字量信号的测试难题。针对以上测试需求，提出了以时序控制电路和存储电路为核心的数字量存储测试装置设计思路，并就该装置的硬件设计、软件设计及设计验证进行了全面的分析。

时序信号；数字量； 存储测试； CPLD

本文引用格式：申晓敏，钱礼华，刘保炜，等.数字量存储测试装置设计[J].兵器装备工程学报，2016(8):109-112.

近年来随着火箭橇试验技术的发展，带来一系列测试难题，其中数字量测试仅是其中之一。如：为了对发动机点火时刻进行研究，需测量发动机时序点火信号；为了对试验弹综控机的工作情况分析提供依据，需对弹翼展开过程、到位信号、作动筒信号、子弹药抛洒等时间序列进行测试。本文综合考虑以上测试信号的特点，经分析归类，通过信号调理和隔离，结合CPLD和非易失性存储器的特点，设计通用的数字量存储测试装置。

1　系统概述

在数字量存储测试装置的设计中，为了实现信号的匹配，利用光耦隔离的方式设计信号调理电路。为了对数字量信号实现较高采样频率，以及采样频率可灵活设置，应用可编程逻辑器件CPLD和单片机联合实现时序设计和时钟控制，同时利用可编程电子晶振实现时钟的灵活配置。数字量信号存储测试完毕后，对存储器内存储的数据，利用单片机的P1口作为控制口，通过UART将存储器内数据读取至PC机，并以纯文本格式保存。最后对保存的数据作进一步的分析处理，以此对试验分析提供依据。系统设计总体框图如图1。

图1　系统设计总体框图

2　硬件设计

在系统硬件电路设计过程中，主要围绕信号调理、高速采样、存储时序控制、时钟控制、数据读取控制等方面展开。相应地进行一系列芯片选型，并提出相关技术指标。

2.1主要技术指标

本文技术指标的设计主要通过分析数字量信号的时间分辨率和信号持续时间等因素，结合晶振和存储器的选型，设计采样频率可调、采集时间可选的通用数字量存储测试装置，以满足火箭橇试验数字量存储测试的需求。

数字量存储测试装置主要技术指标如下：

1) 通道数：8 ch

2) 采样频率：6.4 ksps、12.8 ksps、25.6 ksps、51.2 ksps、100 ksps、200 ksps、400 ksps、800 ksps、1.6 Msps

3) 存储容量：1 MB、2 MB、4 MB、8 MB

4) 触发方式：断靶

5) 供电电压：单电压5 V

6) 记录时间：不小于5 s(根据采样频率和存储容量计算确定)

2.2信号调理单元设计

信号调理单元的设计主要针对不同类型的数字量信号，为了实现输入信号的匹配性，利用光耦隔离的方式，将需要记录的不同数字量信号通过光耦，然后送入存储器。设计原则为利用光耦工作电流5～20 mA；光耦不同输入端间相互隔离，输入信号互不干扰，提高信号隔离度，避免通道串扰；光耦输入端与输出端不共地，提高系统信噪比。

2.3单片机控制单元设计

在系统设计过程中，单片机作为核心控制单元之一，主要负责数据的采集和读取控制，其中主要利用P1口作为控制口，P2口作为数据接口，P3口应用外部中断和UART。

在数据采集过程中，利用P1口输出相关控制信号给CPLD和电子晶振，同时控制74LS245[1]。通过单片机信号对电子晶振可编程端口的控制来实现时钟的输出和采样频率的设置；单片机的外部中断0接收触发信号后，输出控制和启动信号给CPLD，使系统开始采集。为了实现采集和读取过程中数据端口的相互隔离，利用单片机输出相应的控制信号给两片74LS245，使其能有效地置于数据有效或高阻抗状态，以及控制数据的方向。

在数据读取过程中，主要利用单片机相应的控制和UART[2-3]，以及CPLD的时序控制，使数据有效地从存储器经P2口和UART传输至PC机，以便进行后续处理。

单片机控制单元设计如图2所示。

2.4CPLD控制单元设计

CPLD是超大规模可编程逻辑器件的主流器件之一，其直接面向用户，具有极大的灵活性和通用性。本研究利用其逻辑功能块，应用模块化设计思想实现控制单元设计。CPLD控制单元主要负责采集和读数过程中相应控制信号的获得和地址发生器的产生，以便给存储器提供所需的读写信号和地址推进信号，使采集过程中数据存入相应的存储单元，读取过程中从相应的存储单元取出数据传输至PC机。CPLD内部时序设计电路[4-7]和仿真时序如图3所示。

图2　单片机控制单元设计图

图3　CPLD内部时序设计和仿真结果

数字量存储测试装置的设计，不经过A/D转换，通过信号隔离调理电路，提高信号的抗干扰能力，使信号干净无毛刺，满足火箭橇试验强电磁干扰环境应用要求。利用单片机和CPLD的联合控制技术，优化资源，实现模块化设计，提高程序执行效率。

3　软件设计

系统软件设计[2-3]主要是单片机采集程序控制部分和数据读取部分，以及相应的软件仿真，其程序流程如图4所示。

图4　单片机程序流程

3.1KeilC51软件仿真

根据采集、读数要求的时序和控制信号对程序进行调试，当程序编译、链接无误后，进入仿真环境，在程序执行过程中观察P1口的变化，同时对P2口赋值观察SBUF的变化，直到满足设计要求。

3.2单片机输出控制信号测试

对单片机输出控制信号用示波器进行检测验证使其满足设计要求。

3.3利用串口调试助手发送数据以检测程序

应用串口调试助手，对P2口置不同的值，进行串口发送，观察显示的值与预置的值是否一致，若一致表明串口发送正常。

4　设计验证

4.1静态检测

对数字量存储测试装置的静态检测主要考虑利用该装置输入端相互隔离的特性，将其每个输入通道各自接地或接高电平信号，然后进行采集，最后读取数据并进行处理，发现各输入端分别为全“0”或全“1”状态，验证了其输入端相互隔离，数据采集、读取过程中数据端互置为高阻抗的状态；同时验证该装置各项功能是否正常，满足设计要求。

4.2动态检测

对数字量存储测试装置的动态检测主要利用信号源，将信号源产生的阶跃信号、脉冲信号、模拟通断、断通信号加载至其输入端，然后进行采集记录，最后读取数据并进行分析处理，其检测示意图如图5所示。

图5　动态检测示意图

对数字量存储测试装置采集记录的信号源数据进行分析处理后，可得到模拟信号源输入端输入的信号，可见，该测试装置能动态复现信号源信号，功能稳定，其动态测试检测效果良好。

4.3应用验证

将本次设计的数字量存储测试装置搭载某火箭橇试验进行进一步地检验与验证，可得到图6所示的测试结果，其中横坐标为时间，单位为s，纵坐标为数字量信号，即高、低电平(0、1信号)。其中Y信号由高(1)到低(0)，表示某展开到位信号；R信号由高(1)变低(0)，再变高(1)，表示产生一脉冲信号。可见，该测试装置能动态复现被测信号，并且测试信号无毛刺，表明其功能稳定，使用可靠，达到产品化、实用化的目的，为今后火箭橇试验中数字量信号的存储测试奠定坚实的基础。

图6　动态信号检测结果

5　结论

本研究针对火箭橇试验测试需求设计的数字量存储测试装置，经过静、动态检测和应用验证，测试效果良好，各项指标满足设计和应用要求，达到了本次设计的目的。

[1]阎石.数字电子技术基础[M].北京：高等教育出版社，2003.

[2]江小华，李豪杰，张河.基于微控制器的微型存储测试系统的设计[J].仪器仪表学报，2002,23(6):588-591.

[3]孙婷婷，马铁华，沈大伟.基于AVR单片机的大容量存储测试系统[J].传感器世界,2010,16(6):27-29.

[4]罗苑棠.CPLD/FPGA常用模块与综合系统设计实例精讲[M].北京：电子工业出版社，2007.

[5]姚嘉.CPLD在超高速数据采集系统中的应用[J].电子技术应用，1998,24(10):58-59.

[6]肖胜武，靳鸿，祖静.基于CPLD的存储测试系统的研究[J].电子测量与仪器学报，2008,22(z2):626-629.

[7]魏明生,刘莹,訾斌,等.基于CPLD高速信号存储测试系统的设计[J].微计算机信息,2008,24(28):197-198.

(责任编辑杨继森)

Design of Test Device of Storage for Digital Signal

SHEN Xiao-min, QIAN Li-hua, LIU Bao-wei, LYU Qian, BAI Lei

(Test & Measuring Academy of Norinco. Group, Huayin 714200, China)

According to the development of the test field that the trial of the rocket sled, there is a series of test puzzle for digital signal, such as the signal of time serial, the evoloving signal of wing and helm, the signal of action and so on. Aim at the upwards requirements of test, this article brought forward the core of design of test device of storage for digital signal that the control and storage circuit. And this article described the design of hardware and software, and the test of the design for the equipment intensively.

the signal of time seria；digital signal；the test of storage；CPLD

2016-02-20；

2016-03-20

申晓敏(1983—)，女，工程师，主要从事存储测试研究。

10.11809/scbgxb2016.08.025

format:SHEN Xiao-min, QIAN Li-hua, LIU Bao-wei, et al.Design of Test Device of Storage for Digital Signal[J].Journal of Ordnance Equipment Engineering,2016(8):109-112.

TJ011.+2

A

2096-2304(2016)08-0109-04

【信息科学与控制工程】