基于优化FDTI算法的多芯片去耦电容快速选择

姜　丰

(西安电子科技大学 电子工程学院，陕西 西安 710071)

基于优化FDTI算法的多芯片去耦电容快速选择

姜丰

(西安电子科技大学 电子工程学院，陕西 西安 710071)

摘要针对电源分配网络中多芯片的去耦电容器的快速选取这一问题，提出一种新的去耦电容器快速选取方案，使得PDN的阻抗既能低于目标阻抗，又不至于过度设计。文中采用优化的频域目标阻抗法，针对多芯片的电源分配网络模型，给出去耦电容器的种类和数目的选取方案。通过GUI界面的仿真，发现该算法能够有效地适用于多芯片的情况，具有较大的工程应用价值。

关键词电源分配网络；FDTI算法；多芯片；去耦电容

随着电子系统供电电压的降低、功耗的增大，电源分配网络设计的目标阻抗也在逐渐降低，电源分配网络的设计尤其是去耦电容器的选择面临挑战：人们只能通过增加去耦电容器的种类和数目来降低电源分配网络(Power Distribution Net，PDN)阻抗，但是盲目地增加不仅会占用大量的PCB板面积，造成设计成本的大幅度增加，还有可能带来过度设计，导致成本浪费；同时也可能出现反谐振点，造成设计隐患[1-2]。因此，急需一种去耦电容器的快速选取方案，既能使PDN阻抗满足设计要求，又能大幅度降低选取时间，同时不带来过量设计。

目前业界已有的选择去耦电容器的经典算法主要是频域目标阻抗法(Frequency-Domain Target Impedance，FDTI)，该方法的目的是使PDN阻抗在一个很宽的频率范围内，如从直流到感兴趣的最高频率，严格不超过目标阻抗的设计目标[3]。FDTI算法可以利用不同去耦电容器自谐振频率点低阻抗的特性，从直流到感兴趣的频率范围内逐次添加去耦电容器的种类和数目来使目标阻抗降低到合适的范围，同时能使所用去耦电容器的数量达到最优[4]，防止过度设计。

但是该算法针对去耦电容器的选取仅为单芯片的情况，但是并没有涉及到多芯片。实际PDN设计中，一个电源可能为多个芯片供电，多个芯片的配电回路会出现叠加现象，即不同芯片的电源端口相互影响，单电源单端口的网络不符合实际情况，因此在进行PDN设计时需要建立适用于多芯片的等效模型，以此模型指导PDN设计。

1FDTI算法及多芯片PDN的建模

1.1FDTI算法

FDTI算法简单，就是基于频域的目标阻抗分析法。首先确定感兴趣的频率范围内的目标阻抗，可以根据下式计算

Z=V×r/(I/2)

(1)

其中，Z为电源分配网络目标阻抗；V为芯片的供电电压；r为纹波系数；I为芯片最大电流。

其次从低频率点向高频率点逐点比较PDN阻抗与目标阻抗，若某一点PDN阻抗高于目标阻抗，则在该频率点处添加自谐振频率与该点最近的去耦电容，去耦电容的个数

L=R[i]/Z

(2)

其中，L为标号i的去耦电容器的最少使用个数；R[i]表示标号i的去耦电容器的等效电阻；i为去耦电容器的标号；Z为目标阻抗。按照该方法，依次添加去耦电容，使得在规定的频率范围内PDN阻抗均小于目标阻抗。为避免过度设计，还可以对算法进行优化，尽量减少大的去耦电容数量，转而用小的去耦电容代替；同时，适当减少过低PDN阻抗对应的该谐振频率的去耦电容的个数[5-6]。

1.2多芯片的PDN模型

本文以两个芯片为例来说明多芯片的情况。当两个芯片共用一个VRM时，其等效模型由Altera公司PDN-Tool中所使用的集总电路模型进行扩展得到，如图1所示。图中的去耦电容1和2分别代表以芯片1和芯片2为目标设计的去耦网络，放置在各自芯片附近。该模型对实际的电源分配网络进行了参数化的提取，包含稳压模块单元、电源地平面、体去耦电容器、高频陶瓷去耦电容、扩散电感、扩散电阻、封装参数以及冲击电流文件[7-8]。

从图1的多芯片等效模型中可以得到各个端口的自阻抗Z11和转移阻抗Z12

Z11=Zvia+Zspr+1/Ytotal

(3)

Z12=1Ytotal

(4)

Ytotal=YtotalC+Ypla+Yvrm

(5)

(6)

(7)

其中，Zvia是单个芯片对应的过孔阻抗；Zvia=Rvia+j2πfLvia，Zspr是单个芯片对应的扩散电感的等效阻抗；Zspread=Rspread+j2πfLspread，YtotalC是所选去耦电容的电导。

根据二端口网络的等效模型，如图2所示，用来说明两个芯片共用一个电源的情况。端口1和端口2分别代表芯片1和芯片2的电源端口，Z11、Z22表示各端口的自阻抗，Z12是转移阻抗，矩阵中各元素通过以下过程得到：

图2　二端口Z参数等效模型

Z11，Z21：端口2处断开，即I2=0，端口1处加幅度为1 A的电流I1，由端口1处电压V11/I1即可得到Z11=V11/I1=Z1+Z12，同时端口2处的电压V21/I1得到Z21=Z12；

Z22，Z12：端口1处断开，即I1=0，端口2处加幅度为1 A的电流I2，由端口2处电压V22/I2即可得到Z22=V22/I2=Z2+Z12，同时端口1处的电压V12/I2得到Z21=Z12；

当两个端口同时工作时，端口1处的电压波动V1=I1×Z11+I2×Z12，同理得到V2=I2×Z22+I1×Z21。因此在进行PDN阻抗分析时，若要获得端口处的实际电压波动，需要获得自阻抗参数、转移阻抗参数及端口电流的情况，之后再由上述关系式进行求解得到。

2FDTI算法应用于多芯片模型

与传统的单芯片去耦电容选取方法不同，多芯片的去耦电容选取方法要考虑到自阻抗与转移阻抗的影响。以两个芯片为例，结合优化的FDTI算法来简单阐述实施步骤：

步骤1 初始化参数。根据多芯片模型，计算印刷电路板和各个芯片的参数，获取等效阻抗值、导纳值及可用去耦电容器的自谐振频率值。读入电流文件，设定各个芯片的电源纹波阈值，进而计算出感兴趣频率范围内的目标阻抗Ztarget(i);

步骤2 调用FDTI算法，根据各个芯片的目标阻抗和可选电容种类限制，得出各个芯片的最佳去耦方案，包括去耦电容的种类和数量;

步骤3 已知了各个芯片的去耦电容器种类和数目，根据式(3)～式(7)，得出各个芯片端口看进去的自阻抗和转移阻抗;

步骤4 对各个芯片电流采样数据进行FFT变换，得到电流的频谱分量。根据二端口Z参数等效模型，计算出各个芯片端口的等效阻抗。例如芯片1自身

Z11equal(f)=Z11(f)+Z12(f)·I2(f)/I1(f)

(8)

步骤5 将各个芯片端口看进去的等效阻抗Zequal(i)与目标阻抗Ztarget进行比较:

(1)若在感兴趣的频率范围内均有Zequal(i)>Ztarget(i)，则无需再设计，步骤2中该芯片对应的去耦方案即为最终的去耦方案。转入下一个芯片的比较；

(2)若在感兴趣的频率范围内存在频率点，使得Zequal(i)>Ztarget(i)，调用FDTI算法，通过继续添加该芯片对应的去耦电容，使得该频率点处Z11和Z12降低，进而将等效阻抗值降低到目标阻抗之下。遍历和比较感兴趣的所有频率点，完成去耦电容的优化。

步骤6 储存各个芯片对应的去耦电容的种类和数目，绘制PDN阻抗曲线，完成去耦方案。

3仿真与验证

下面使用Matlab以及GUI界面来实现基于FDTI算法的多芯片去耦方案。所用模型是图1所对应的多芯片PDN网络的模型，由Altera公司提供。首先，依据多芯片等效模型提取的参数如表1。去耦电容器种类选取常见的0201、0402、0603、0805、1206封装电容器以及体电容共68种，电容器的封装参数可以用.txt文本写入，直接用Matlab调用。

表1　多芯片等效模型参数

续表1

本文以芯片2为例来说明多芯片模型中FDTI算法的实现。若不考虑芯片之间转移阻抗的影响，而是以单芯片FDTI算法来实现的话，去耦方案如图3所示，所用的电容器总个数为14个，仿真用时3.554 2 s。若将芯片之间转移阻抗考虑进去，则GUI界面显示“负载芯片2电压容限超过允许范围”，其电压波动为0.550 9 V，而所允许的最大波动值是3.3×3%=0.099 V，说明必须要将芯片之间的转移阻抗考虑进去来设计去耦方案。

图3　未考虑转移阻抗时的去耦方案

考虑自阻抗以及转移阻抗的影响，将设计步骤3用代码实现，去耦方案如图4所示，选取的去耦电容器数目为16个，仅比图3多两个。去耦前后PDN阻抗曲线如图5所示，去耦后感兴趣的频率范围内PDN阻抗值均低于目标阻抗。可以看出，考虑多芯片之间转移阻抗，基于FDTI算法选择去耦电容器的种类和数目，可以将PDN阻抗在感兴趣的频域范围内降到目标阻抗以下。

图4　考虑转移阻抗后的去耦方案

图5　去耦前后的PDN阻抗曲线

4结束语

本文是基于优化的FDTI算法对已经建模好的多芯片电源分配网络进行去耦电容器的添加。充分考虑了多芯片转移阻抗之间的影响，使得在感兴趣的频率范围内PDN阻抗小于目标阻抗，从而减小电压波动到一个允许的值。通过具体的参数与模型，Matlab GUI实现该算法，图形界面和仿真结果证明了该算法的正确性，具有一定的工程参考价值。

参考文献

[1]Madhavan Swaminathan, Ege Engin A.芯片及系统的电源完整性建模与设计[M].北京：电子工业出版社，2009.

[2]张木水.高速电路电源分配网络设计与电源完整性分析[D].西安：西安电子科技大学，2009.

[3]Knighten J,Archambeault B,Fan J, et al.PDN design strategies: i. ceramic smt decoupling capacitors -what values should i choose?[J]. IEEE EMC Society Newsletter, 2005(207)：46-53.

[4]蓝天鸿.电源完整性前仿真工具设计[D].西安：西安电子科技大学，2012.

[5]Larry D Smith, Raymond E Anderson, Douglas W Forehand, et al.Power distribution system design methodology and capacitor selection for modern CMOS technology[J].IEEE Transactions on Advanced Packaging,1999, 22(3)： 284-291.

[6]Chu Xiuqin, Lin Yongjia, Bohua Pan. Fast algorithm based on self-resonant frequency for decoupling capacitor selection[J].Electronics Letters,2013, 49(18):1176-1178.

[7]刘婷婷.电源分配网络分析及电容器精确建模[D].西安：西安电子科技大学，2011.

[8]张木水，李玉山.信号完整性分析与设计[M].北京：电子工业出版社，2010.

The Rapid Selection of Decoupling Capacitors of Multichip Based on Optimizing FDTI Algorithm

JIANG Feng

(School of Electronic Engineering，Xidian University，Xi’an 710071，China)

AbstractIn the design of Power Distribution Net (PDN), As for the rapid selection of the decoupling capacitors of multichip, this paper proposed for a new method for it. This method can make the PDN impedance lower than the target impedance, without excessive design. Aimed at the PDN with multichip, this paper adopts an optimized algorithm of Frequency Domain Target Impedance (FDTI), and give a scheme which can select decoupling capacitors on type and quantity. Through the simulation of GUI interface, we find that this algorithm can apply to the multiple chip effectively, and it has a great engineering value.

KeywordsPDN ; the algorithm of FDTI ; multichip ; decoupling capacitors

收稿日期:2015-10-31

作者简介:姜丰(1989-)，男，硕士研究生。研究方向：信号完整性分析。

doi:10.16180/j.cnki.issn1007-7820.2016.06.030

中图分类号TN41；TM774

文献标识码A

文章编号1007-7820(2016)06-103-04