高速模数/数模转换电路的研究与实现

童旭升

(中国电子科技集团公司第20研究所，西安 710068)



高速模数/数模转换电路的研究与实现

童旭升

(中国电子科技集团公司第20研究所，西安 710068)

摘要：收发信道一直以来都是通信系统的一个重要组成部分。随着数字化集成电路的发展，高速数字电路逐步代替大部分模拟电路，而收发信道后高速的数模/模数转换电路显得尤为重要。详细介绍了一种通用的高速模数/数模转换电路的实现方法，并且已经在L波段某型通信系统中应用。

关键词：模数/数模转换；数字电路；现场可编程门阵列；数字信号处理器

0引言

设计一种2路模数转换和1路正交上变频数模转换电路，将射频部分下变频得到的70 MHz中频信号经过AD9246采样后通过DS92LV16串并转换为低压差分信号(LVDS),送往信号处理芯片，将DS92LV16芯片转换得到的信号送往AD9957,经上变频和滤波得到70 MHz模拟中频信号。同时数字信号处理器(DSP)可通过串口和控制器局域网(CAN)总线完成参数控制以及状态查询等功能。

1理论基础

在一般通信系统中，信号的频率在某一有限的频带(fL，fH)上，而且信号的带宽与信号的最高频率fH相比要小很多，因此使用奈奎斯特第一采样定理不再合适，这种情况下采用带通采样定理。

带通采样定理表述为：设有一个频率带限信号x(t)，其频率范围限制在(fL，fH)范围内，如果其采样频率满足[1]：

(1)

式中:n能取满足fs≥2(fH-fL)的最大正整数(0,1,2,…)，则用fs进行等间隔采样所得到的信号采样值x(nTs)能准确恢复出原始信号x(t)。

对于本系统来说，中频信号为70 MHz，选择采样频率fs=40 MHz。

2设计实现与验证

2.1芯片选型

现场可编程门阵列(FPGA)作为核心处理器完成的任务为：数组从AD9246输出，根绝芯片参考时钟将数据缓存至双口随机存储器(RAM)，并通知DSP收数，将DS92LV16经过串并变换输出的数据存入双口RAM，并通知AD9957取数，配置AD9957为正交上变频模式，根据芯片的参考时钟将数据输出给AD9957进行正交上变频至70 MHz。

图1　硬件系统启动流程

模/数转换器选择ADI公司的AD9246，该芯片可以在70 MHz中频时达到71.7 dBc的信噪比(SNR)(72.7 dBFS)以及85 dBc的无杂散动态范围(SFDR)，而功耗在125 MSPS时只有395 mW，带宽范围可以达到650 MHz[2]。

数模转换器采用AD9957，该芯片可以1 GSPS内部系统时钟(高达400 MHz模拟输出)，数据吞吐速率达到250 MHz I/Q，相位噪声小于125 dBc/Hz(1 kHz偏移，400 MHz载波)，大于80 dB的窄带SFDR，以及反正弦滤波器和4～252倍的差值范围。AD9957可以工作在正交调制模式(QDUC)、数/模转换器(DAC)差值模式以及单频调制模式。本文将使用的是QDUC正交调制模式，此模式使用直接数字合成器(DDS)和内置的速率差值滤波器。在这种情况下，2个并行速率差值滤波器组支持同向和正交(I/Q)信号的基带处理，DDS可以提供要由基带信号进行调制的载波信号。在QDUC模式下，AD9957的数据接口并行地输入时序交错式18位I和Q字。一个18位的I字之后是一个18位的Q字[3]，以此类推。这样一个18位的I字和一个18位的Q字共同构成一个内部样本。数据分配器和格式器对I和Q字进行解交错处理，以便每个样本沿着内部数据通路以并行的方式进行传播。I和Q数据路径均处于活动状态；并行时钟可将I/Q数据输入同步至AD9957。DDS内核将正交(正弦和余弦)本振信号提供给正交调制器，在这里差值I和Q样本乘以相应的载波相位并相加，从而产生正交调制的数据流。此数据流通过反sinc滤波器[4]和输出幅度乘法器，然后施加于14位DAC，从而产生正交调制模拟输出信号。

DSP通过同步串行总线接收并处理来自其他模块的系统控制接口控制文件(ICD)，并通过FPGA转换实现对接收和激励通道的控制指令；通过CAN总线[5]完成模块状态回传、机内自检(BIT)、程序在线烧写等功能。

随着数字信号处理算法的高速发展，其在通信系统尤其雷达、无线电和电子战领域的应用普遍，现在高速数模/模数转换已经逐步向射频端靠近，这就对数模和模数转换提出更高要求，尤其在更高的采样速率、位宽和更高的动态范围[6]。

数模转换电路原理框图见图2。

数模转换电路实现对射频电路输出的70 MHz中频信号采集、转发，同时实现对来自信号处理器的基带波形调制并DA转换以及和其它模块的通信(CAN总线与串口通信)。

2.2模数转换验证

将0 dB的70 MHz模拟中频输入到AD9246，FPGA在对AD9246进行配置后可以使用chipscope得到FPGA收到的AD9246经过模数转换所得数字信号波形,如图3所示。

将FPGA得到的70 MHz数字信号送给DSP，使用快速傅里叶变换(FFT)后的波形如图4所示。

2.3模数转换的验证

把基带信号波形通过DSP写入静态随机存储器SRAM中，FPGA从SRAM中读出数据并配置AD9957为正交上变频模式工作在70 MHz，然后从频谱仪上读出的波形如图5所示。

图2　数模转换电路原理框图

图3　FPGA采样得到的70 MHz数字信号

图4　经过FFT变换后的数字信号波形

图5　AD9957输出的70 MHz模拟中频信号

3结束语

本系统实现了对模拟中频70 MHz信号的数模变换。由FPGA、DSP架构的核心处理器完成AD9957的数模变换、AD9246的模数变换，并通过FFT变换和chipcope采样对信号进行验证，目前该系统已经成功地在L波段某型通信系统使用，大大提高了系统的整体性能。

参考文献

[1]陶玉柱,胡建旺,崔佩璋.软件无线电技术综述[J].通信技术,2011,44(1):37-39.

[2]李坤贺,岳曾敬.基于查找表和CORDIC 算法的混合型 NCO 设计[J].兵工自动化,2014,33(3):43-46.

[3]Analog Devices,Inc.AD9957 data sheet[M].Norwood,MA02062 USA:Analog Devices,Inc,2006.

[4]Analog Devices,Inc.AD9246 data sheet[M].Norwood,MA02062 USA:Analog Devices,Inc.2006.

[5]KROUPA V F.Direct digital frequency synthesizers [M].Hoboken NJ:Wiley-IEEE Press,1999.

[6]Andraka R.A survey of CORDIC algorithms for FPGA based computers[C]//Andraka,ray:Proceedings of The 1998 ACM/SIGDA Sixth International Symposium on Field Programmable Gate Arrays.ACM,Monterey,California,USA,1998:191-200.

Study and Realization of High-speed AD/DA Conversion Circuit

TONG Xu-sheng

(The 20th Research Institute of CETC,Xi'an 710068,China)

Abstract:The transmit/receive channel is an important part of communication system all along.Especially with the development of digital integrated circuit (IC)，the analog circuit is replaced by high speed digital circuit step by step，so the high speed analog to digital/digital to analog (AD/DA) conversion circuit after transmit/receive channel becomes more important.This paper introduces a general realization method of high speed AD/DA conversion circuit,and the system has been already applied to a L-band communication system.

Key words:analog to digital/digital to analog conversion;digital circuit;field programmable gate array；digital signal processor

收稿日期:2016-02-29

中图分类号：TN792

文献标识码：A

文章编号：CN32-1413(2016)02-0091-03

DOI:10.16426/j.cnki.jcdzdk.2016.02.023