SIP技术的发展与应用

陈　悦　周晓宁　季秀霞（南京航空航天大学金城学院，江苏　南京　211156）

SIP技术的发展与应用

陈悦周晓宁季秀霞
（南京航空航天大学金城学院，江苏南京211156）

系统级芯片（SoC）发展到深次微米以下后遇到极大的技术发展瓶颈，随后系统级封装（SIP）的出现被学术界和工业界广泛接受，它将封装的内涵由简单的器件保护盒功能扩展到实现系统或子系统功能，成为半导体技术发展的重要方向。文章详细介绍了系统级封装技术及Cadence SIP软件，并通过婴儿恒温箱的设计实例说明系统级封装相对于传统设计的优势。

系统级封装；Cadence SIP软件；婴儿恒温箱；系统级芯片

现今，电子设备对体积、功耗、性能、可靠性、成本等要求越来越高，在这些要求的大力驱动下，电子产品正以前所未有的速度在更新换代。这些新型电子产品具有多功能集成、精悍的外型、性能高、开发周期短、成本低等共同特点。为了实现这一目标，各设计和生产厂家对半导体封装提出了前所未有的集成整合要求，将多种功能芯片和各类电子元件的进行高度集成，从而极大推动了封装技术的发展。

系统级封装（SIP）将封装的内涵由简单的器件保护盒功能扩展到实现系统或子系统功能。SIP产品的开发时间大幅度缩短，并且通过高度整合可减少印刷电路板的尺寸及层数，降低整体材料成本，更可加快工程进度，特别是SIP设计具有良好的抑制电磁干扰（EMI）的效果，从而有效的解决了技术上的难题。

1　SIP技术介绍

SIP封装技术采取多种裸芯片（晶圆）或模块进行排列组装，若就排列方式进行区分可大体分为平面式2D封装和3D封装的结构。由于晶圆不含有器件的封装因而可以有效减小水平方向的面积，采用堆叠的3D技术又可以增加使用晶圆或模块的数量，从而在垂直方向上增加了可放置晶圆的层数，进一步增强SIP技术的功能整合能力；而其内部接合技术可以是单纯的线键合（Wire Bonding），也可使用覆晶接合（Flip Chip），也可二者混用。除了2D与3D的封装结构外，另一种以多功能性基板整合组件的方式，也可纳入SIP的范围。此技术主要是将不同组件内藏于多功能基板中，亦可视为是SIP的概念，达到功能整合的目的。不同的芯片排列方式，与不同的内部接合技术搭配，使SIP的封装形态产生多样化的组合，并可依照客户或产品的需求加以客制化或弹性生产。

图1　SIP封装示意图

构成SIP技术的要素是封装载体与组装工艺，前者包括PCB、LTCC、Silicon Submount（其本身也可以是一块IC），后者包括传统封装工艺（Wire bond 和Flip Chip）和SMT设备。无源器件是SIP的一个重要组成部分，如传统的电容、电阻、电感等，其中一些可以与载体集成为一体，另一些（如精度高、Q值高、数值高的电感、电容等）通过SMT组装在载体上。SIP的主流封装形式是BGA，就目前的技术状况看，SIP本身没有特殊的工艺或材料，但这并不是说具备传统先进封装技术就掌握了SIP技术。由于SIP的产业模式不再是单一的代工，因此模块划分和电路设计是影响其性能的重要因素。所谓模块划分是指从电子设备中分离出一部分功能，既便于后续的整机集成又便于SIP封装；对于电路设计而言，三维芯片封装将有多个裸片堆叠，如此复杂的封装设计将带来很多问题，比如多芯片集成在一个封装内；芯片堆叠起来；复杂的走线需要多层基板，用传统的工具很难布通走线；走线之间的间距，等长设计，差分对设计等等问题。随着模块复杂度的增加和工作频率（时钟频率或载波频率）的提高，系统设计的难度会不断增加，设计者除具备必要的设计经验外，系统性能的数值仿真也是必不可少的设计环节。

从制造的角度看，SIP产品生产摒弃了IC中光刻、掩模等代价昂贵的工艺和设备，而代之以传统的基板生产以及封装工艺，从而大大降低了系统设计物理实现的成本，并减少了由于工艺变异所导致的器件性能变化的问题，有效提高了产品的可靠性。

与在印刷电路板上进行系统集成相比，SIP能最大限度地优化系统性能、避免重复封装、缩短开发周期、降低成本、提高集成度。对比SoC，SIP具有灵活度高、集成度高、设计周期短、开发成本低、容易进入等特点。因此，SIP的出现将打破目前集成电路的产业格局，改变封装仅仅是一个后续加工厂的状况。未来集成电路产业中会出现一批结合设计能力与封装工艺的实体，掌握有自己品牌的产品和利润。目前全世界封装的产值只占集成电路总值的10%，当SIP技术被封装企业掌握后，产业格局就要开始调整，封装业的产值将会出现一个跳跃式的提高。

2　Cadence SIP软件

Cadence SIP软件是一款在业界普遍使用，知名度最高的高端设计软件，Cadence软件技术比较先进，是目前主要SIP设计技术提供商，占据先进封装制造的主流位置，市场占有率在95%左右，所有模块之间形成统一约束驱动下的完整流程。

Cadence SIP软件可支持将多个裸片三维堆叠在一起的设计，复杂走线的多层基板的布线，走线之间的间距、等长设计、差分对设计等这些问题在这款设计软件中都得到了很好的支持。

原有的集成电路与封装设计之间的串行设计方法已经不能满足今天的复杂、顶尖的器件设计的成本高、性能优以及上市时间紧等需求。电气和物理可行性研究，芯片封装设计折衷考虑等必须在设计阶段的早期进行。在这一个阶段，考虑物理设计选择对集成电路的电气性能的影响是至关重要的，反过来也一样。因此，一旦芯片设计已经成型，那么满足设计要求的负担就会落在封装设计人员肩上，而此时若发现封装难以进行设计，这时候再要求设计公司更改版图则为时已晚。而Cadence SIP软件允许设计者进行同步物理和电气设计折衷，能够确保在尽可能短的时间内，使集成电路满足它的性能和成本目标。

为体现Cadence SIP软件的优越性，针对原有项目进行了的设计改进。项目设计要求为婴儿恒温箱的自动温度监控，若使用传统设计方式，该项目设计的PCB尺寸为150 mm×170 mm。后使用Cadence SIP软件中的各种强大布线功能，来完成三维设计，如图2所示，同时进行实时布线规则的监控，如图3所示。将AD芯片、FPGA芯片、接口芯片采用堆叠方式进行设计和布线，初步的设计如图4所示，管脚的引脚封装定义如图5所示。采用Cadence SIP软件设计后，原项目的尺寸缩减为35 mm×35 mm，大大减少了体积，相比以前的传统设计，SIP设计能够较好的提升产品的小型化、轻型化。

图2　SIP软件的各种布线功能

图3　软件的实时布线监控功能

图4　设计过程中的布线图

3　总结

图5　封装后管脚分配图

SIP技术作为一种新型半导体技术，可以花费较小的代价完成多种功能芯片的定制开发，并以较小的体积和更低的功耗，促进芯片国产化的快速发展，目前国内也有很多厂家进行SIP技术的开发应用，该技术应用前景广阔。

［1］耶菲，张军，芦彩香. 系统级封装技术研究及实现［J］. 电脑知识与技术.2015（11）.

［2］彭为，王查散，邬天恺. 系统级封装（SIP）技术在波控系统中的应用［J］. 电子机械工程.2013（06）.

［3］陈一杲，张江华，李宗怿 等. 系统级封装技术及其应用［J］. 中国集成电路.2009（12）.

［4］胡杨，蔡坚，曹立强 等. 系统级封装（SIP）技术研究现状与发展趋势［J］. 电子工业专用设备.2012（11）.

［5］李悦. 数字处理器SIP封装工艺设计［J］. 电子工艺技术.2015（2）.

［6］周建民. 小型化低功耗SIP封装技术及其应用［J］. 2014（7）.

［7］代明清，韩强，邓豹 等. 基于ARM和FPGA的SIP系统级封装设计［J］. 2014（1）.作者简介

陈悦，讲师，现任教于南京航空航天大学金城学院信息工程系，主要研究方向为数字系统设计、数字信号处理。

周晓宁，讲师，现任教于南京航空航天大学金城学院信息工程系，主要研究方向为数字信号处理、图像处理。

季秀霞，副教授，现任教于南京航空航天大学金城学院信息工程系，主要研究方向为雷达信号处理、模式识别。

The development and application of SIP technology

CHEN YueZHOU Xiao-yuJI Xiu-xia

System on chip（SoC） encounters great technology development bottleneck when it develops to deep sub micron. After that System-in-Package（SIP） is widely accepted in the academic and industrial circles. It will package the connotation by the simple device protection box function with extension to realize the function of system or subsystem. It becomes an important direction of the development of semiconductor technology. In this paper， System-in-Packaging technology and SIP Cadence software are illustrated in more details， and the advantages of System-in-Package relative to the traditional design are illustrated by the example of baby incubator.

System in Package（SIP）； Cadence SIP Software； Baby Incubator； System on Chip（Soc）

TP311

A

1009-0096（2015）09-0051-03