考虑场板边缘效应的SOI-pLDMOS表面电场模型及器件优化设计

叶 然 张春伟 刘斯扬 孙伟锋

(东南大学国家专用集成电路系统工程技术研究中心, 南京 210096)

考虑场板边缘效应的SOI-pLDMOS表面电场模型及器件优化设计

叶 然 张春伟 刘斯扬 孙伟锋

(东南大学国家专用集成电路系统工程技术研究中心, 南京 210096)

针对带有栅极场板的绝缘体上硅p型横向双扩散场效应晶体管(SOI-pLDMOS),提出了一种新型表面电场解析模型.相比于传统模型,该模型充分考虑了场板边缘效应对电场分布的影响,验证结果显示新模型能更好地符合Medici数值仿真结果.此外,基于所建立的器件表面电场模型,研究了栅极场板长度(包括多晶硅场板和金属场板)及漂移区掺杂浓度对器件表面电场分布和击穿特性的影响,进而对SOI-pLDMOS进行了优化设计.流片测试表明,所建立的新型表面电场解析模型能够很好地指导器件参数设计,实现了器件耐压和导通电阻的最佳折中.

解析模型;表面电场;SOI-pLDMOS;边缘效应

p型横向双扩散场效应晶体管(p-type lateral double diffusion MOS transistor, pLDMOS)具有高击穿电压、高输入阻抗、高开关速度以及便于集成等优点.绝缘体上硅(silicon on insulator, SOI)技术则具有全介质隔离和低寄生等优势,可以在功率集成电路(power integrated circuit, PIC)中实现功率器件和逻辑电路之间的有效电学隔离.因此,高压SOI-pLDMOS已广泛应用于新一代平板显示驱动芯片、浮栅驱动芯片、电源管理芯片及音频功放芯片中[1].

如何在满足耐压的基础上降低器件的导通电阻,实现耐压和导通电阻的最佳折中是高压器件设计领域的研究热点[2-4].通过求解二维泊松方程,获得器件表面电场分布与器件设计参数的关系,能很好地帮助设计者根据应用背景设计出最合适的器件.虽然对带有场板的高压器件解析模型已有一定的研究[5-7],但目前报道的建模方法中都还没有考虑到场板的边缘效应对器件表面电场的影响.场板的边缘效应不仅会影响其正下方区域的电场,还会对相邻区域的电场有调节作用.因此没有考虑场板边缘效应的模型所得出的表面电场与实际表面电场会产生较大的误差,影响模型的精确性.

本文在充分考虑场板边缘效应的基础上,建立了精确的SOI-pLDMOS器件表面电场的解析模型.通过Tsuprem-4和Medici数值仿真发现,考虑场板边缘效应后的模型更符合器件的实际情况.此外,本文还基于该模型分析了漂移区掺杂浓度和栅极场板长度对器件表面电场的影响,进而设计了一个击穿电压高于200 V的SOI-pLDMOS器件.流片测试结果显示该建模方法准确有效,能有效指导器件的优化设计.

1 二维解析模型

本文所要研究的SOI-pLDMOS器件结构如图1所示.传统二维解析模型求解方法中对器件的分区方法如图1所示[8],各区域满足的泊松方程及边界条件为

(1)

(2)

(3)

(4)

i=2,3

(6)

φi-1(Li-1,0)=φi(Li-1,0)i=2,3

(7)

图1 SOI-pLDMOS剖面结构图

(8)

式中,Pdrf为器件p型漂移区的掺杂浓度;tox为氧埋层的厚度;tep为外延层厚度;tox1为器件上表面氧化层厚度;tgate为栅氧化层的厚度;εsi为硅的相对介电常数;εox为氧化层的相对介电常数;L1,L2分别为多晶硅场板和金属场板长度;L3为漂移区长度.

关态条件下,器件的栅极和源极接地,漏极接负电压Vd.将边界条件式(2)～(8)代入式(1),可以求得关态条件下器件的表面电场[9-10],即

i=1,2,3

(9)

式中,Vi为器件在区域分界处的电势,i=1,2,3;V0=0,L0=0,V3=Vd.

本文所研究的SOI-pLDMOS器件的结构参数为:Pdrf=2×1015cm-3,tep=7 μm,tgate=0.4 μm,tox1=1.4 μm,tox=1 μm,L1=3 μm,L2=9.5 μm,Vd=-170 V.在上述条件下,由式(9)得到的模型计算结果与Medici数值仿真结果见图2.由图可见,传统解析模型得到的表面电场与仿真结果在多晶硅场板末端和金属场板末端存在偏差.这是因为场板具有边缘效应,场板不仅会影响图1中区域1和2的场板正下方的电场,还会对区域2和区域3中靠近场板末端区域的电场有调节作用,而传统的分区方法会忽略这一影响.

图2 SOI-pLDMOS表面电场分布

本文所建立的新模型如图3所示,将SOI-pLDMOS分成5个部分,原有区域1,2,3变为区域1,3,5,相比于传统模型,本文增加了区域2和区域4以考虑场板的边缘效应.各区域的泊松方程及边界条件为

(10)

(11)

(12)

(13)

(14)

(15)

(16)

(18)

图3 SOI-pLDMOS剖面结构图

在模型中,认为场板末端相邻区域内电势为线性递增变化,所以在区域2和区域4中增加了虚拟场板以模拟场板边缘效应对场板末端相邻区域内电场所造成的影响.对此,采用下式来描述虚拟场板各处的电势:

(19)

式中,Ldrf为器件漂移区的长度;hi为场板下方氧化层的厚度.

图4显示了区域2和区域4中虚拟场板下表面氧化层中电势的模型计算结果和Medici数值仿真结果.由图可见,仿真得到的虚拟场板下表面氧化层中的电势呈线性分布,且和模型结果能够较好地吻合.

(a) 多晶硅虚拟场板

(b) 金属虚拟场板

将边界条件式(11)～(18)代入式(10),求得新模型器件表面的电场解析式为

i=1,2,…,5

(20)

图5给出了传统模型、新模型和Medici数值仿真得到的SOI-pLDMOS器件表面电场的分布图.由图可见,考虑场板边缘效应的新模型结果与仿真结果吻合较好,但仍存在较小的差异.导致这些差异的原因是解析模型采用的是平均值代替漂移区掺杂浓度,而实际仿真中漂移区掺杂浓度的分布是非线性的.但这些差异的影响很小,不影响模型的使用.

图5 新模型SOI-pLDMOS表面电场分布

2 优化与讨论

从图5中也可看出,原目标器件表面电场的分布并不均匀,容易在栅极金属末端发生提前击穿.因此,可以利用解析模型研究栅极场板长度和漂移区掺杂浓度等参数对击穿电压的影响,从而对器件进行进一步的优化.

2.1 栅极场板的优化

在栅极场板模型中,固定栅极场板的长度,调节Vd使峰值电场达到材料的临界电场(3×105V/cm),此时的Vd即为器件的击穿电压.图6为不

图6 不同场板长度下器件表面电场分布

同栅极场板长度下的表面电场分布及其击穿电压变化.由图可见,随着金属场板长度的减小,多晶硅场板产生的峰值随之增加.这是因为金属场板长度过短,末端靠近多晶硅场板,多晶硅场板与金属场板末端产生的电势线集中在较小的范围内,使多晶硅场板末端的电场峰值增加.此外,如果多晶硅场板长度增加且末端离金属场板越近,也会导致电势线集中在较小的范围内,使多晶硅场板末端电场峰值增加,影响器件击穿电压.

综合考虑多晶硅场板和金属场板,当多晶硅场板长度为3 μm,金属场板长度为5.5 μm时,器件表面电场分布最为均匀,其击穿电压也最大,为-225 V.

2.2 漂移区掺杂浓度的优化

漂移区掺杂浓度是高压器件设计的另一重要参数.利用本文建立的模型,在最优多晶硅场板和金属场板的长度下,研究不同漂移区掺杂浓度对器件击穿电压的影响.

图7显示了在不同漂移区掺杂浓度下器件的表面电场分布.从图中可以看到,随着漂移区掺杂浓度的增加,在多晶硅场板末端产生的电场峰值也随之增加.这是因为多晶硅场板末端离p型漂移区和n阱形成的pn结很近.根据pn结电场公式[11],当掺杂浓度增加时pn结中的电场也增加,这就导致了多晶硅场板末端的电场增加.所以,器件的击穿电压下降.为了避免在多晶硅场板末端形成过高的电场峰值,故漂移区的掺杂浓度不能过高.

图7 不同漂移区掺杂浓度下的表面电场分布

然而,漂移区掺杂浓度不仅影响器件的击穿电压,也会影响器件的导通电阻.所以,漂移区掺杂浓度的选取要考虑器件耐压和导通电阻之间的折中关系.根据本文所建立的模型,并结合已有的导通电阻模型[12]得出了图8所示的器件击穿电压和特征导通电阻随漂移区掺杂浓度的变化关系.由图可见,特征导通电阻与掺杂浓度成反比,器件的击穿电压随漂移区浓度的增加而下降,这是因为漂移区掺杂浓度的增加使p型漂移区和n阱形成的pn结中的电场变大,从而使器件的击穿电压下降.

图8 特征导通电阻和击穿电压随漂移区掺杂浓度的变化

考虑到目标电路的应用需求,设计要求器件的特征导通电阻小于40 mΩ·cm2,且击穿电压要超过-200 V.在图8中标出了设计要求所规定的区域,此时漂移区掺杂浓度允许范围为2×1015～4.2×1015cm-3.图8中也显示了实际测试结果,可以看到击穿电压的实验结果与模型预测结果相近,误差在2.5%以内.考虑到器件耐压特性和导通电阻的折中关系以及存在的工艺波动,确定最优参数为:漂移区掺杂浓度3×1015cm-3、多晶硅场板长度3 μm、金属场板长度5.5 μm.

3 结语

本文建立了一个考虑场板边缘效应的SOI-pLDMOS器件表面电场模型,验证结果显示所建立的模型更符合Medici数值仿真结果.此外,应用该模型对200 V SOI pLDMOS的结构参数进行了优化,确定最优参数为:漂移区掺杂浓度3×1015cm-3、多晶硅场板长度3 μm、金属场板长度5.5 μm,改善了器件的击穿特性.本文所建立的考虑场板边缘效应的表面电场模型对高压器件的设计优化具有一定的指导意义.

References)

[1]万维俊,刘斯扬,孙虎,等.高栅压低漏压条件下FG-pLEDMOS的热载流子退化机理[J].东南大学学报:自然科学版,2012,42(1):25-28. Wan Weijun, Liu Siyang, Sun Hu, et al. Mechanism of hot-carrier induced degradation in FG-pLEDMOS under high gate voltage low drain voltage stress [J].JournalofSoutheastUniversity:NaturalScienceEdition, 2012, 42(1): 25-28. (in Chinese)

[2]Zhou Kun, Luo Xiaorong, Xu Qing, et al. A RESURF enhanced p-channel trench SOI LDMOS with ultral low specific on-resistance [J].IEEETransactionsonElectronDevices, 2014, 61(7): 2466-2472.

[3]Miyoshi T, Tominari T, Fujiwara H, et al. Design of a reliable p-channel LDMOSFET with RESURF technology [J].IEEETransactionsonElectronDevices, 2014, 61(5): 1451-1456.

[4]郑维山,孙虎,刘斯扬,等.pLEDMOS导通电阻及阈值电压的热载流子退化[J].东南大学学报:自然科学版,2011,41(3):522-525. Zheng Weishan, Sun Hu, Liu Siyang, et al. On-resistance and threshold voltage hot-carrier degradation of pLEDMOS [J].JournalofSoutheastUniversity:NaturalScienceEdition, 2011, 41(3): 522-525. (in Chinese)

[5]Nandi A, Saxena A K, Dasgupta S. Analytical modeling of a double gate MOSFET considering source/drain lateral Gaussian doping profile [J].IEEETransactionsonElectronDevices, 2013, 60(11): 3705-3709.

[6]Coffie R. Analytical field plate model for field effect transistors [J].IEEETransactionsonElectronDevices, 2014, 61(3): 878-883.

[7]Sun Weifeng, Shi Longxing. Analytical models for the surface potential and electrical field distribution of bulk-silicon RESURF devices [J].Solid-StateElectronics, 2004, 48(5): 799-805.

[8]Chung S K, Han S Y. Analytical model for the surface field distribution of SOI RESURF devices [J].IEEETransactionsonElectronDevices, 1998, 45(6): 1374-1376.

[9]Huang Haimeng, Wang Yongwei, Chen Xingbi. An analytical model for SOI triple RESURF devices [C]//IEEE9thInternationalConferenceonASIC. Xiamen, China, 2011: 547-550.

[10]李琦,张波,李肇基.带p埋层表面注入硅基LDMOS模型与优化[J].半导体学报,2007,28(8):1267-1271. Li Qi, Zhang Bo, Li Zhaoji. Analytical model and optimization of bulk-silicon surface implanted LDMOS with p buried layer [J].JournalofSemiconductors, 2007, 28(8): 1267-1271. (in Chinese)

[11]Kozlov A V, Cheremisinov A A, Polomoshnov S A, et al. Model of effect of pn-junction magnetic field modulation [C]//InternationalConferenceandSeminarofYoungSpecialistsonMicro/NanotechnologiesandElectronDevices. Erlagol, Russia, 2011: 137-139.

[12]孟坚,高珊,陈军宁,等.用阱作高阻漂移区的LDMOS导通电阻的解析模型[J].半导体学报,2005,26(10):1983-1988. Meng Jian, Gao Shan, Chen Junning, et al. An analytical model of a LDMOS on-resistance using a well as a high resistance drift region [J].JournalofSemiconductors, 2005, 26(10): 1983-1988. (in Chinese)

Surface electrical field model of SOI-pLDMOS considering edge effect of field plate and optimization design

Ye Ran Zhang Chunwei Liu Siyang Sun Weifeng

(National ASIC System Engineering Technology Research Center, Southeast University, Nanjing 210096, China)

A new surface electrical field analytical model is presented for the p-type lateral double diffusion MOS (metal-oxide-semiconductor) transistor based on silicon on insulator (SOI-pLDMOS) with gate field plate. Compared with the traditional analytical model, the proposed model fully considers the influence of the edge effect of field plate upon the electrical field distribution. The results show that the presented model accords with the Medici simulations better. In addition, based on the new analytical model, the effects of the length of the gate field plate (including the polysilicon field plate and metal field plate) and the concentration of p-drift on electrical field distributions and breakdown characteristics are researched. Also, a SOI-pLDMOS is optimally designed. The test results demonstrate that the new surface electrical field analytical model can guide the design of device parameters and realize the best compromise between the breakdown voltage and on-resistance.

analytical model; surface field; SOI-pLDMOS; edge effect

10.3969/j.issn.1001-0505.2015.02.003

2014-09-16. 作者简介: 叶然(1991—)，男，硕士生；孙伟锋(联系人)，男，博士，教授，博士生导师，swffrog@seu.edu.cn.

港澳台科技合作专项资助项目(2014DFH10190)、江苏省青蓝工程资助项目、东南大学研究生科研基金资助项目(YBPY1403).

叶然,张春伟,刘斯扬,等.考虑场板边缘效应的SOI-pLDMOS表面电场模型及器件优化设计[J].东南大学学报:自然科学版,2015,45(2):214-218.

10.3969/j.issn.1001-0505.2015.02.003

TN432

A

1001-0505(2015)02-0214-05