0.18 μm BCD工艺平台LogicEE IP的数据保持力

李国强，杨新杰

（1.上海交通大学微电子学院，上海 200030；2.上海华虹宏力半导体制造有限公司，上海 201203）

1 概述

当前SoC（System on Chip，SoC片上系统）芯片发展日新月异，应用迅速扩展到各个领域，其集成度越来越高，集成的IP核种类越来越多。其中非易失性存储器IP核作为片上系统的应用代码与数据存储的IP核，是片上系统芯片的关键IP之一。集成非易失性存储器IP核可以大大减小片上系统芯片所需的外围芯片，提高了片上系统芯片的性价比，提高了芯片的竞争力。

0.18 μm BCD工艺平台上，在标准工艺条件下，发现LogicEE IP核（Logic Compatible EEPROM，LogicEE）的数据保持力容易失效，怀疑是SAB膜中存在漏电路径。经过多种实验验证，加厚SAB膜是最有效的解决办法。

2 评测原理

2.1 实验目的

验证6种实验条件下对LogicEE IP的数据保持力特性的作用与影响。

2.2 实验对象

LogicEE IP核的数据保持力特性。

2.3 实验条件

先做CP（Chip Probing）针卡测试，再针对测试结果较好的样品做168 h数据保持力验证。

（1）老衬底（55 nm SAB膜）；

（2）新衬底延长SAB膜生长前的清洗时间（55 nm SAB膜）；

（3）新衬底SAB膜的新生长材料（55 nm SAB膜）；

（4）新衬底标准工艺的SAB膜：55 nm；

（5）新衬底加厚的SAB膜：80 nm；

（6）新衬底加厚的SAB膜：100 nm。

2.4 评估原则

根据JEDEC国际标准，非易失性存储器IP核的数据保持力合格性的测量方法如下：

第一步：先做CP测试，方法是针对新样品先做CP1，然后在250 ℃、24 h烘烤后，再做CP2。

第二步：CP2后，预擦除/编程2 000次（总可编程/擦除次数的10%）后，样品在250 ℃下烘烤1 000 h，之后测量样品在烘烤前后的数据。

2.5 评估方法

测量LogicEE IP核样品在烘烤前后的数据是否一致，如果一致，该样品合格；如果不一致，该样品失效。

3 实验验证

3.1 不同实验条件下的CP测试结果

表1显示出，CP1最好的是新衬底100 nm样品，其次是延长清洗时间的样品，最差的是老衬底和新SAB膜材料的样品。

表1 不同实验条件下的CP1测试结果

表2 不同实验条件下的CP2测试结果

表2显示出，在250 ℃下烘烤24 h后，CP2测试结果最好的是新衬底100 nm样品，其次是新衬底80 nm样品，最差的是SAB膜新生长材料样品。

3.2 综合判断

一般情况下，对于非易失性存储器IP核来说，250 ℃、24 h烘烤的结果和250 ℃、168 h的烘烤结果是类似的。

因此基于CP测试结果，选择CP2结果最好的新衬底100 nm样品做168 h数据保持力验证。同时考虑到和老衬底样品对比，选择老衬底样品做对比性验证。

3.2.1 老衬底样品的168 h数据保持力验证

表3 老衬底样品初始状态和预编程/擦除后的测试结果

表3显示出，晶圆上左中右等位置样品的基本存储单元电流值基本相差不大，但是顶部和底部的样品相差极大，表明整片晶圆样品的一致性极差。总的来说，老衬底样品的一致性较差。

表4 老衬底样品168 h烘烤后的测试结果

表4显示出，晶圆上左中右等位置样品的基本存储单元电流值衰减不多，基本正常；但是顶部和底部样品的电流值反而升高了，表明样品稳定性较差。因此老衬底样品的一致性和稳定性都比较差，不能作为客户最终的量产品。

3.2.2 新衬底100 nm样品的168 h数据保持力验证

表5 新衬底100 nm样品初始状况和预编程/擦除后的测试结果

表5显示出，新衬底100 nm样品的左、中、右、顶部和底部等位置样品的基本存储单元电流值基本接近，一致性较好；初始值和预编程/擦除后所有样品的电流衰减小。

测试结果表明新衬底样品的一致性和稳定性都比较好。

表6 新衬底100 nm样品168 h烘烤后的测试结果

表6显示出，新衬底100 nm样品的左、中、右、顶部和底部等位置样品的基本存储单元电流值在168 h烘烤后基本接近，一致性较好；所有样品在168 h烘烤后电流值衰减很小，全部样品的稳定性较好。测试结果表明新衬底样品的一致性和稳定性都比较好。

综上所述，加厚SAB膜有效地提高了LogicEE IP核的数据保持力特性。因此，最终根据JEDECC标准在新衬底100 nm条件下，对此IP核做了3批各77个样品的全面合格性验证。

4 合格性验证

如表7所示，新衬底100 nm样品通过了合格性测试。

表7 新衬底100 nm样品1000 h烘烤后的测试结果

5 结论

如表1和表2所示，延长清洗时间、较厚的SAB膜等办法都能改善LogicEE IP核的数据保持力特性。其中SAB膜较厚的LogicEE IP核的综合性能较好。

如表7所示， 新衬底100 nm SAB膜的LogicEE IP核样品通过JEDEC标准的数据保持力验证，完全可以量产。

[1]李锟，张秋. EEPROM耐久和数据保持试验方法标准分析[J]. 信息技术与标准化，2012，(4): 62-66.DOI:10.3969/j.issn.1671-539X.2012.04.017.

[2] 徐海涛. 180 nm嵌入式EPROM数据保持能力的工艺优化研究[D].苏州大学，2010. DOI:10.7666/d.d137750.

[3] 成伟. EEPROM的氧化层特性和电荷保持特性分析[D].西安电子科技大学，2006. DOI:10.7666/d.y1246885.