数传接收机防错锁机制改进方法

张 健， 季燕青， 徐兴源

(中国卫星海上测控部 江阴 214431)

引 言

无论在民用通信还是军用通信中，正交相移键控调制(QPSK)[1]信号因其抗干扰能力强、频谱利用率高及实现复杂度小等优点而得到广泛应用。统一测控系统在数传模式下，接收机采用QPSK载波锁相环技术接收中频数传信号，经过增益控制、载波解调、码元同步和数据译码后，得到码流数据[2]。虽然数传接收机已采取一定的方法防止错锁，但是在实际运用过程中，仍经常会出现载波错锁现象。通过对日常使用过程中出现的错锁现象进行分析发现，载波错锁发生在Rs/4(Rs为信息速率)整数倍频率点上的概率较高，同时还会出现遥测帧不同步、自动增益控制AGC(Automatic Gain Control)电压降低、I/Q支路信噪比(Eb/N0)下降的现象。而一旦发生载波错锁，会导致跟踪信号丢失或遥测解调异常，需要操作人员进行人工判断并实施处理[3]，这些都将影响信号的正常捕获和测控数据的获取。本文首先对数传接收机错锁在Rs/4整数倍频率点上的原因进行分析，然后对捕获过程中的防错锁措施进行改进设计，确保数传接收机锁相载波跟踪环[4]能自动地正确锁定在所接收到的载波信号上。

1 产生错锁的原因

统一测控系统在数传模式下，接收机载波同步分载波捕获和载波跟踪两个步骤进行。接收机处于捕获状态时，FPGA中FFT采样模块将采样后的I/Q支路基带数据发送到DSP，在DSP内对此数据进行FFT频谱分析[5]，获得载波多普勒频率，并将捕获到的载波多普勒频率置入FPGA内部，转入跟踪状态。载波同步过程如图1所示。进入跟踪状态后，接收机不再作FFT分析，而是根据I/Q支路基带信号进行载波鉴相，得到的鉴相误差经过环路滤波器滤波后，送载波数控振荡器(NCO)[6]，控制本地载波，完成载波闭环跟踪过程。

对于QPSK信号，在从抑制载波信号中恢复出载波信号的过程中，鉴相器中会包含非线性操作。非线性操作会从没有载波分量的信号中再生出载波分量，同时非线性的交叉解调也会在载波中心频率两侧的Rs/4整数倍频率点上再生出离散谱分量。若数传接收机在距离中心频率整数倍Rs/4的位置存在再生的谱线分量，则该点的信号能量虽弱于中心频率点，但已满足载波锁定条件，载波可以在此频点稳定锁定。在数传接收机完成锁定过程中，将对整个捕获范围内的频谱进行多次FFT分段分析，每次FFT分析范围为21kHz，分析精度为31Hz，分析段数为19段，将多次FFT结果统一比对，得到能量最强的频点，就认为是中心频率。

基于上述分析，对于稳定信号，中心频率的能量强于再生谱线分量的能量，FFT分析可以正确找到中心频率点。但是当数传信号抖动较大时[7]，可能出现如下情况:FFT搜索到包含正确中心频率的频段时，数据能量较弱;FFT搜索到包含Rs/4整数倍频率的频段时，数据能量较强。这样就导致再生谱线能量强于正确中心频率，使得搜索到的能量最强的频率不是信号的实际中心频率。由于载波恢复使用的Costas环路的带宽小于Rs/4，如果锁相环调谐到其中任何一个有充分幅度的谱分量上，那么锁相环将锁定到这个谱分量的频率上，而不会跳转到正确的中心频率点。

综上所述，当数传信号抖动较大时，FFT分析得到的中心频率可能不是信号的实际中心频率，即出现错锁，这将导致按照此中频进行的载波跟踪、数据解调处理出现故障，帧不能正确同步，并且AGC电压降低，I/Q支路信噪比下降。

2 防错锁措施的改进设计

2.1 防错锁的常用方法

载波锁相环是正确地锁定在下行载波上，还是错误地锁定在所调制的副载波或者其他频点上，必须通过对接收信号进行频谱分析，并根据调制信号的频谱特性进行判断。当前，为了防错锁采用的最简捷且首选的方法是频域处理法，即对输入的数字信号，经FFT变换后在频域内做防错锁的各项工作。频域处理法可分宽带防错锁法和频率扫描法两种[8]。宽带防错锁法采用FFT变换，利用频谱的对称性分析和最大值判断等方法实现防止载波错锁。该方法的优点是处理速度快，只需经几次FFT运算(对应每一次的错误频谱搬移)，简单的比对处理，即可求解出载波中心频率并完成锁定。频率扫描法是上述思路基础上的一种改进型，它首先对信号带宽内的整个频谱进行全面分析，然后根据所设置的防错锁判决准则进行错锁判断。该方法主要是采用直接数字合成技术完成对接收信号整个信息带宽的扫描，从而得到锁相环防错锁所必需的频谱分析。虽然应用频率扫描法发生错锁的概率较低，但它对于硬件性能要求高且捕获时间长。在实际应用中，当信号频谱中存在干扰的杂波信号，导致下行信号频谱不对称，或者下行信号抖动，亦或是信号比较微弱时，上述两种频域处理方法均存在一定的局限性，它们都还存在一定的错锁概率。一旦发生错锁，必须要做出相应的处理，快速退出载波错锁，并进行重捕。

2.2 防错锁措施的改进

在原设计中，FFT分析只在载波捕获过程中进行，将每次FFT分析得到的中心频率与前一次FFT分析值进行比较。若两次FFT分析差值在允许范围内，则认为此时FFT分析得到的中心频率为正确值，按照此中心频率进行载波跟踪;若两次FFT分析差值超出允许范围，则重新进行FFT分析。

在数传接收机未接收到信号时，会反复进行捕获操作。若在某次捕获过程中信号突然出现，FFT分析将只包含部分正确数据，这可能导致将错误频率误认为是正确的中心频率。一般情况下，即使第一次FFT分析得到错误的中心频率点，由于第二次FFT分析时信号已经稳定，两次FFT分析不会都判定在错锁点，差值比对会有较大差异，而进入载波重捕环节，不会造成错锁。但当数传信号抖动较大时，可能会出现两次FFT分析的中心频率值均为错误值。当两次FFT分析判定的中心频率值同时出现错误且都在同一错锁频率点附近时，两次FFT分析结果比较将不能纠正载波捕获错误，数传接收机将会锁定在错误频点上。

由于错锁现象主要涉及数传接收机的FPGA、DSP程序，因此可以对FPGA、DSP加载文件进行有针对性的改进来解决载波错锁问题。

2.2.1 固有频点错锁的防错锁措施

当载波频率错锁在Rs/4整数倍频率点上时，错锁点 ±Rs/4频率处能量将出现不平衡，而当接收机处于正常工作状态时，锁定点 ±Rs/4频率处能量应该平衡，因此在信号捕获完成后，首先采取能量平衡判决的方法检测捕获频率是否正确。具体步骤如下:

①信号捕获完成后，设捕获到的中心频率为f0，将输入信号进行f0±Rs/4频率混频，即对输入信号频谱进行上下搬移;

②对混频后的上、下两个频点的信号进行低通滤波，并求出滤波后的信号能量;

③将两个频点信号能量求差，若能量差小于门限值，则认为捕获正确，开始环路跟踪;若能量差大于门限值，则判定为捕获频点错误，将捕获中心频率修正为能量大的频点f0+Rs/4或f0-Rs/4;

④将修正后的中心频率设为新的捕获频率，重复上述步骤，直至上、下两个频点能量平衡，载波捕获频率修正完成。

采取上述能量平衡判决的方法需要在FPGA内增加上、下频点能量计算模块，包括混频、低通滤波和相关能量计算等操作。能量判决和流程控制在DSP内完成。该方法能快速检测出由于鉴相的非线性操作带来的固定错锁，适用于各种数传体制，检测时间为几毫秒。

2.2.2 随机频点错锁的防错锁措施

针对在无信号的时候出现信号闪烁或者干扰信号，也会导致信号锁定在错误频率点，而当真正的信号到来时，跟踪环路不能退出的情况，本文新增了FFT分析模块，对信号进行实时捕获，将捕获的信号频率与环路跟踪频率进行比对，检测是否发生载波错锁。

具体防错锁措施为:在FPGA中增加FFT比对数据采样模块，载波同步流程图如图2所示。定时将采样数据发送到DSP，而DSP程序中增加FFT定时比对模块，在判决载波锁定之后，进行定时FFT分析。FFT定时比对模块的参数设置与载波同步模块中参数设置相同，按照界面设置的中心频率、捕获范围等参数独立工作，不受载波同步模块当前跟踪状态的影响。DSP将分析得到的新中心频率点与当前载波跟踪的中心频率点做比对，若连续多次出现比对差值大于设定门限值，则判定原载波捕获得到的中心频率点错误，重新进行载波捕获。比对门限值由DSP设置，考虑最大多普勒频率变化率和定时FFT分析间隔，可以设置门限值为10kHz，错锁容错数设置为5，只有当连续出现5次判定错锁后才进行载波重捕，避免因偶然误判而重捕。FFT分析间隔大约为200ms，5次分析总时间可保证在1s以内。

图2 更改后载波同步流程图

3 性能分析和试验验证

3.1 性能分析

3.1.1 FPGA软件更改性能分析

FPGA软件修改内容为:①增加能量平衡判决模块，与载波同步模块并行工作，输入为混频后的数传基带信号，输出为中心频率点f0、错锁频率点f0+Rs/4和f0-Rs/4对应的信号能量;②增加FFT比对模块，与载波同步模块并行工作，输入为AD采样中频信号，输出为FFT分析采样数据。增加的这两个模块均为独立模块，它们与设备其他模块没有接口关系，不会对FPGA其他模块的处理流程和工作情况产生影响。

由于增加了两个FPGA模块，其中能量平衡判决模块使用1343个逻辑寄存器、16个9×9乘法器，FFT比对模块使用12196个逻辑寄存器、102个9×9乘法器，因此更改后，在设备端检查出FPGA资源使用情况为:逻辑寄存器57539/143520，占40%左右，9×9乘法器266/768，占35%左右。可以看出，FPGA资源占用率不高，能够满足测控设备正常使用要求。

3.1.2 DSP 软件更改性能分析

DSP软件修改内容为:①增加能量平衡判决程序，在捕获完成后进行能量检测，在几毫秒的时间内快速检测出由于故障现象导致的错锁，重新进行载波捕获;②增加FFT比对程序，只在比对结果超出设定门限、判定载波错锁时，重新进行载波捕获。增加的两个程序均要对载波进行错锁判断，这对DSP的捕获跟踪处理流程有一定影响，防错锁判断时间将会有所增加，但对于整个捕获过程而言可以忽略不计，并且增加的程序与其他程序没有接口和交互关系，不会影响数据解调程序的工作。

在DSP程序改进设计中，能量平衡判决程序代码量很少，对DSP运行机时影响可以忽略不计，而FFT比对程序需要占用DSP少量机时，但是在当前设备中，DSP运行机时余量较大，增加的程序不会影响DSP的运行性能。虽然程序的修改需要增加一定代码，但DSP程序的存储空间充足，不会产生其他影响。

3.2 试验验证

使用更改后的FPGA、DSP加载文件在统一测控系统数传模式环境中测试，通过反复通断信号的方式，模拟数传信号出现、载波入锁的过程。当错锁现象出现时，FFT比对模块可以及时发现错锁，并使载波重新锁定在正确频率点，证明修改措施有效。当故障现象复现时，更改后的数传接收机可以快速自动跳出错锁状态，恢复正常工作。接下来测试更改后的数传接收机在解调门限时的性能。当数传接收机正常工作在解调门限时，不会出现FFT比对误判，未导致载波重捕，解调性能无恶化。下面测试更改后的数传接收机在最大多普勒动态时的性能。当数传接收机正常工作在最大多普勒频率变化率时，不会出现FFT比对误判，未导致载波重捕，载波跟踪正常。针对此改进方法，还进行了多普勒动态测试、低Eb/N0测试等测试项目，测试结果如表1和表2所示。从测试结果可以看出，改进防错锁机制后，在高动态条件和低Eb/N0条件下，不同码速率下设备均能够正常捕获，未出现载波错锁或载波锁存无法退出的现象，较原设计有了较大的改善。

表1 多普勒动态条件下的测试结果

表2 低Eb/N0条件下的测试结果

4 结束语

统一测控系统设备端软件具有嵌入式多、实时性强、时序关系严格、可靠性和安全性及精度要求高、抗干扰能力强等特点，发生错锁现象将严重影响载波接收解调及测控数据的获取。本文针对数传接收机错锁问题，分析其原因，提出改进措施，可进一步提高统一测控系统数传模式工作的可靠性，降低数传接收机的错锁概率，提高设备测控工作的成功率。

[1]季仲梅，杨洪生，王大鸣.通信中的同步技术及应用[M].北京:清华大学出版社，2008.

[2]张贤达，保 铮.通信信号处理[M].北京:国防工业出版社，2000.

[3]张延平，刘 伟，陈星伊，雷 磊.统一测控系统接收机错锁智能识别与自主处理[J].飞行器测控学报，2010，29(5):16～19.

[4]郗洪杰.一种简单可靠的高速宽带混频环防错锁方案及工程设计[J].电讯技术，2004，44(1):98～101.

[5]梁保卫，陈仕进，何源洁，高红涛.大频偏低信噪比条件下QPSK载波环的设计[J].无线电工程，2009，39(9):51～54.

[6]裴 军，杜晓辉.基准振荡器相位噪声对载波锁相环的影响[J].现代电子技术，2009，32(19):1～3.

[7]裴 军，胡正群，张 杰.高动态载波锁相环设计和性能分析[J].测绘科学，2012，37(3):127～128.

[8]朱云鹏.一种QPSK载波恢复环防错锁优化方法[J].无线电通信技术，2012，38(1):63～65.