一种适用于高压电源管理的无输出电容自基准低压差线性稳压器*

2014-09-28冯全源

电子器件 2014年1期

关键词：稳压器栅极偏置

唐宇，冯全源

(西南交通大学微电子研究所，成都610031)

一种适用于高压电源管理的无输出电容自基准低压差线性稳压器*

唐宇，冯全源*

(西南交通大学微电子研究所，成都610031)

设计了一种用于高压电源管理(Power Management)芯片内部供电的无输出电容、自基准全集成低压差线性稳压器，低压差线性稳压器与电压基准形成自供电自偏置环路，减少了电路的规模。通过对LDO—基准环路小信号特性分析，并用Hspice进行仿真验证，该环路具有足够低的环路增益，低频时能达到-82 dB，不会对供电系统的稳定性造成影响。

电源管理;自基准LDO;无输出电容;自供电自偏置

目前的集成高压电源管理芯片内部控制电路中使用的是低压器件，因此需要高-低压转换供电模块，低压差(LDO)线性稳压器，因其低噪声、低功耗、线路简单易于实现这些优点，被广泛应用于芯片内部供电。LDO一般由误差放大器、传输管(使用大尺寸的PMOS，实现低压差的关键所在，PMOS工作在饱和区，使得LDO供电和输出电压最小差值为流过PMOS的电流作用在其RDS，ON—导通电阻上的电压)、参考电压、以及反馈网络构成。基准和LDO形成的传统拓扑结构如图1所示，预稳压输出VDD作为基准的供电电压，待基准电压VREF建立完成，LDO输出经过分压电阻RFB1和RFB2得到反馈电压VFB，反馈电压与基准电压经误差放大器比较，其输出控制传输管的栅极电压，此负反馈机制能够保证LDO输出电压稳定［1-5］。

图1 LDO和基准的传统拓扑结构

预稳压电路的简单实现方式如图2所示，齐纳二极管的作用在于钳制NMOS栅极电压，电阻R0阻值较大，用于限制齐纳二极管反向击穿后的电流。此电路优点在于结构简单，容易实现;但因NMOS作为跟随器，源极输出电压至少比栅极电压低其阈值电压VTH，故其效率低。预稳压的实现方式有很多，作者在这里未一一列举，它们都存在同样的缺点，即是内部供电正常工作时，预稳压电路必然会有功耗，这与电力电子发展的低功耗趋势是背道而驰的。

图2 预稳压的简单电路实现

为降低芯片成本，既要减少芯片外围无源器件的数量，还需精简内部电路模块。

为解决上述问题:(1)LDO外接电容，增加成本且不利于全集成;(2)预稳压电路的存在增加供电模块自身功耗。本文设计了一种新颖的自基准LDO拓扑结构，如图3所示，LDO为基准供电，基准为LDO提供参考电压和电流偏置，基准和LDO形成自供电、自偏置机制，基准无需再单独供电。

图3 LDO和bandgap基准形成的反馈拓扑

1 自基准LDO的实现

自基准LDO实际晶体管级电路如图4、图5所示。

图4 自基准LDO电路图

图5 带隙基准电路图

1.1 电路自启动分析

本文设计的自基准LDO，电路中的启动功能是关键因素之一，LDO和基准都含有各自的启动电路。LDO率先启动，启动伊始，VIN通过R2和C2对MN4栅极充电，直至其开启后将传输管MP栅极拉至地电位，LDO输出电压开始上升，待输出电压VCC经RFB1、RFB2和RFB3分压后能够使MN5开启而将MN4关闭，启动完成。LDO启动结束后的输出电压VCC必须高于基准的最低工作电压，才能够确保基准电压的正常建立，因此3个分压电阻的比例尤为重要。

对基准而言，当VCC电压满足其最低工作电压时，R10将MP17和MP18栅极电位拉至地电位，MP17导通，并经过R11和C11对MN11栅极充电至将其开启，电流镜主控管MP12开始正常工作;与此同时，MP18开启，电流流经Q0、Q1，其VBE差值施加在R15两端形成PTAT(与绝对温度成正比)电流，此PTAT电流流经R14～R17得到PTAT电压，并与Q6之VBE叠加，因VBE具有负温度系数，因此调节R14～R17的大小就可以得到与温度系数无关的基准电压VREF，电流镜正常工作使得MP17和MP18栅极电位经MP11上拉至VCC，基准启动结束，此时MN11并未关闭，而是与MP12一起作为基准误差放大器的第3级放大之用。

基准产生的参考电压VREF和偏置电压Vbias提供给LDO差分输入，以保证LDO正常工作并使其输出稳定，这样LDO和基准就形成自启动，自偏置，自供电机制。

1.2 自基准LDO环路稳定性分析

本文设计的自基准LDO存在3个反馈环路，基准和LDO各自的反馈环路为负反馈，二者是相互独立的;而LDO为基准供电VCC，基准为LDO提供参考电压VREF和偏置Vbias以使LDO稳定地提供VCC，VCC和VREF其中一者偏高，都会使另一者输出值增加，此环路形成正反馈机制，如果此环路增益大于0 dB，则会影响到整个供电系统的稳定性。

1.2.1 LDO自身环路稳定性

LDO的反馈环路由误差放大级和功率级构成，其开环增益可用式(1)表示:其中，gm为MOS管的跨导，rO为MOS管沟道长度调制效应产生的等效阻抗(rO=1/λID)，RL为LDO输出端的等效负载电阻。

环路零极点分布:

对AC小信号来讲，C1可看成是MN3栅极和漏极之间的密勒电容，其等效到MN3栅极的电容被放大，因本文设计的LDO无外接电容，故环路主极点出现在MN3栅极结点处，且大小可由式(2)大致表示;次极点出现在功率传输管MP栅极结点处，大小可由式(3)给出:

其中CGS，MP和CGB，MP分别为MP的栅-源等效电容和栅极与衬底之间的等效电容。

电路有两个主要的零点，其一是由R1和C1串联产生，其二是C3和反馈电阻(RFB1+RFB2)‖RFB3产生，可用式(4)和式(5)表示:

1.2.2 LDO与基准形成的环路稳定性

LDO与基准形成的正反馈环路拓扑图可由图3表示。该环路的开环小信号增益可看成VREF经LDO到VCC的增益与VCC经bandgap到VREF的增益之积;前者即为LDO的闭环增益Av-close，而后者则是bandgap的电源抑制比PSRRbg。

故LDO与基准构成的反馈环路开环增益Av-loop可表示为式(6):

式中，Av-close可由式(7)计算:

其中Av-open为式(1)中描述的LDO开环增益，F为LDO的负反馈系数，其大小为:

从数量级来讲，Av-open为三级放大器的增益，其估计值在60 dB左右，即Av-open≫1，因此式(7)可简化为Av-close=1/F，因而式(6)可重新表示为:

从式(9)可以很直观地看出，只要基准的PSRR性能不太差，即可满足 Av-loop为一个小于0 dB的值，当VCC或者VREF出现小信号波动，LDO和基准构成的环路能够很好地抑制小信号的放大，从而保证自基准LDO供电的稳健性。

2 仿真结果与分析

电路基于0.5μm BCD工艺，利用Hspice进行仿真。在VIN分别为7 V、10 V、15 V以及20 V时，LDO自身环路特性仿真结果如图6所示，其低频增益约70 dB，带宽2.14 MHz，相位裕度53.9°，能够保证LDO自身的负反馈环路稳定。

图6 本文设计的自基准LDO开环小信号特性

图7所示为bandgap基准的PSRR指标，以及LDO和bandgap构成的环路增益Av-loop，两者低频值相差13.3 dB;实际电路中，RFB1、RFB2、RFB3分别取值3.25 MΩ、1.4 MΩ、1.25 MΩ，因此有20lg Av-close= 20lg(1/F)=13.47 dB，故仿真结果验证了式(9)的正确性;随着频率的升高，二者差值没有一直保持13.3 dB，是因为LDO中存在的调零电容C1和C3会对后者的频率响应带来微弱的影响。LDO和bandgap基准产生的正反馈环路增益，低频值为-82 dB，最坏情况在2.5 MHz高频处也有-18 dB，足够低的环路增益能够在VREF或者VCC出现波动时，有效地抑制纹波电压对整个供电系统带来的影响，以确保供电的稳健工作。

图7 Bandgap PSRR及Av-loop仿真波形

图8所示为本文设计的自基准LDO线性响应仿真结果，VIN以0.2 V/μs速度上升及下降，LDO输出电压变化量分别为388.41 mV、423.67 mV，无需外接输出电容亦能使输出电压在输入阶跃变化时保持稳定。

3 结论

为适应电源管理芯片日益低功耗化的发展趋势，本文设计一种无输出电容的自基准LDO，无需为基准单独供电，以LDO和基准的自启动电路作为基础，在不影响LDO自身环路稳定性的前提下，基准与LDO形成自供电、自偏置环路，该环路具有较低的环路增益，确保基准和LDO组成的供电系统在环路出现小信号波动时不受其影响。此拓扑结构新颖，既有效地降低芯片内部供电系统的功耗，同时此自基准LDO无需外接电容就可以保证输出电压在输入电压阶跃变化时快速恢复稳定。

［1］Chava C K，Silva-Martínez J.A Robust Frequency Compensation Scheme for LDO Regulators［C］//Proc IEEE ICECS 2002，May 2002(5):825-828.

［2］Dokania R K，Rincòn-Mora G A.Cancellation of Load Regulation in Low Drop-out Regulators.IEE Electron Lett，2002，38(22): 1300-1302.

［3］刘生有，马骁，杜占坤，等.高稳定性无片外电容低压差线性稳压器的设计［J］.半导体技术，2011(7):538-541.

［4］赖凡.低压差电压调节器技术发展动态［J］.微电子学，2004 (4):411-417.

［5］邹志革，邹雪城，雷鑑铭，等.无电容型LDO的研究现状与进展［J］.微电子学，2009(2):241-246.

［6］陈磊，李萌，张润曦.一种带输出缓冲的低温度系数带隙基准电路［J］.电子器件，2008，31(3):820-823.

［7］王宇星.一种用于PWM控制Buck型DC-DC变换器的带隙基准源［J］.电子器件，2013，36(2):252-255.

［8］孟上海，董林玺.基于ASC8511的电源管理系统［J］.电子器件，2013，36(2):221-224.

A Capacitor-Less Low Dropout Linear Regulator w ith Self-Voltage Reference for High Voltage Power M anagement*

TANG Yu，FENGQuanyuan*
(Instituteof Microelectronics，Southwest Jiaotong University，Chengdu 610031，China)

A self-voltage reference fully integrated low dropout linear regulatorwas designed as a internal power supply for the high-voltage powermanagement chips，and without an output capacitor.It achieved the reduction of circuit scale because of the self-powered and self-bias loop，which was constituted by the low dropout linear regulator and the voltage reference.Through analyzing and simulating the small signal characteristic of the loop with Hspice，a low enough loop gain achieved-82 dB at low frequency，which proved the loop has no effect on the stability of the power supply system.

powermanagement;self-voltage reference LDO;output capacitor-less;self-powered and self-bias

10.3969/j.issn.1005-9490.2014.01.007

TN43 文献标识码:A 文章编号:1005-9490(2014)01-0026-04

项目来源:国家自然科学基金重大项目(60990320，60990323);国家高技术研究发展计划(863计划)重大项目(2012AA012305);国家自然科学基金面上项目(61271090);四川省科技支撑计划项目(2012GZ0101);成都市科技计划项目(12DXYB347JH-002)

2013-04-20修改日期:2013-05-14

EEACC:8110

唐宇(1989-)，男，汉族，四川资阳人，硕士研究生，主要从事模拟集成电路的研究与设计，yutang_007@163.com;