MIPS_RAC终端测试于0.13 μm逻辑平台的工艺优化

黄 晨，蔡孟峰

（中芯国际集成电路制造（上海）有限公司，上海 201203）

1 引言

有线数字电视整体转换是全球信息时代的发展趋势。中国作为全球电视消费大国，随着中国数字电视机顶盒芯片整体转换的步伐，高清机顶盒芯片的需求快速增长。

将电视模拟信号转换成视音频信号的速度直接影响电视节目播放的流畅程度。这对高清机顶盒的主要芯片HD DVR（High Definition Digital Video Recorder，高清数字录像机）提出了很高的性能要求。MIPS_RAC（Million Instruction Per Second Read Ahead Cache，只读缓存每秒百万次指令）作为高速缓存中反应缓存速度的一个重要参数，能够有效提高系统执行的效率。

本文研究了MIPS_RAC参数与工艺器件之间的关系，并据此提出了在0.13 μm逻辑工艺平台上的MIPS_RAC参数的安全范围。为HD DVR机顶盒芯片的生产工艺提供了条件。

2 实验内容

本文选用HD DVR机顶盒芯片在（100）晶面的电阻值在8～12 Ω.cm之间的P型多晶硅片为衬底材料，在0.13 μm的逻辑工艺平台上进行实验。

本文设计了不同器件速度的实验，实验计划和工艺流程如表1和图1所示。本实验应用了7片硅片在6个N型晶体管和P型晶体管不同的速度条件下，分别包括N型晶体管和P型晶体管同时速度快（FFF）、N型晶体管和P型晶体管同时速度慢（3倍标准差SSS和4.5倍标准差SSS+）、N型晶体管速度快和P型晶体管速度慢（NFS）、N型晶体管速度慢和P型晶体管速度快（NSF）以及标准型N、P晶体管（TTT）。目的是找出终端测试（FT）MIPS_RAC的安全工艺窗口，从而确保产品终端测试的合格率保持稳定。本实验通过变化栅极多晶硅的宽度、阱掺杂的离子浓度和源漏端离子浅掺杂的浓度来实现N型半导体和P型半导体器件速度的调整，如表1所示。工艺流程按照正常的金属氧化物半导体的逻辑工艺流程，如图2所示。然后使用安捷伦（Agilent）4156电性测试仪测量器件的速度，最后在客户端终端测试MIPS_RAC参数。

图1 数字机顶盒芯片结构图

图2 实验流程

3 实验结果

本文分析了HD DVR机顶盒芯片中源漏端电压为1.2 V的N型晶体管和P型晶体管的速度对终端测试MIPS_RAC良率的影响。两种器件的尺寸均为宽度10 μm和长度0.13 μm。本实验中的器件速度使用安捷伦4156电性测试仪进行测试。图3显示了6组实验的MIPS_RAC终端测试的良率，TTT组、FFF组和NSF组的MIPS_RAC合格率损失均为0，NFS组的良率损失为0.2%， SSS（3倍标准差）的良率损失分别为1.5%和12%， SSS（4.5倍标准差）的良率损失增至62%。由此可见，随着器件速度减慢，MIPS_RAC的合格率显著降低。

表1 器件速度的实验计划

如图3灰色方框内区域所示，正常的0.13 μm逻辑工艺的器件速度范围在N型晶体管电流455～615 μA/μm，P型晶体管为200～270 μA/μm之间。

然而，在机顶盒芯片中这个生产的工艺安全范围发生了变化。N型晶体管在526～615 μA/μm、P型晶体管在240～270 μA/μm的范围内终端测试的合格率均在88%以上。但是当N型晶体管和P型晶体管的电流持续下降时，MIPS_RAC的合格率逐渐增高。当N型晶体管下降到480 μA/μm、P型晶体管电流下降到220 μA/μm时，产品合格率迅速降至30%。这个结果说明在数字机顶盒这个应用领域，0.13 μm逻辑制程的器件安全范围比传统的0.13 μm工艺的器件安全范围显著缩小。

图4、图5和图6显示了MIPS_RAC参数和各种器件速度的关系。如图4和图5所示，MIPS_RAC参数的合格率与单独的N型晶体管和P型晶体管速度没有直接的相关性。

如图6所示，这与N型晶体管和P型晶体管饱和电流的组合（N+2P）相关。 N+2P的值越大，器件速度越快。如图6所示，MIPS_RAC的产品合格率损失随着N+2P的减缓而显著增加。当N+2P大于1.01时MIPS_RAC的良率损失小于0.5%，但是当N+2P减小到0.998 6以下，MIPS_RAC的良率损失呈指数增长。由此可见，N+2P参数可以作为一个MIPS_RAC良率的电性参数的指标，为机顶盒芯片的生产提供监控，保证生产线合格率的稳定。

图3 源漏电压1.2 V的N型晶体管和P型晶体管（器件宽度10 μm，长度0.13 μm）与终端测试MIPS_RAC 参数的相关性

4 结论

本文针对MIPS_RAC参数在0.13 μm逻辑工艺平台上与器件速度之间的关系进行了研究，随着工艺器件速度的降低，MIPS_RAC参数的合格率显著降低。 并据此定义了MIPS_RAC在0.13 μm通用逻辑工艺平台上的安全器件窗口，从而为HD DVR高清数字机顶盒的批量生产提供了工艺保证。

图4 终端测试MIPS_RAC与N型晶体管（宽度10 μm，长度0.13 μm）的饱和区电流（源漏电压1.2 V）的相关性

图5 终端测试MIPS_RAC与P型晶体管（宽度10 μm，长度0.13 μm）的饱和区电流（源漏电压1.2 V）的相关性

致谢

感谢中芯国际集成电路制造（上海）有限公司同仁在技术和数据收集上的帮助。

图6 终端测试MIPS_RAC与晶体管（器件宽度10 μm，长度0.13 μm）的饱和电性N+2P（源漏电压1.2 V）的相关性

[1]Dutta S,Philips Semicond.Architecture and implementation of multi-processor SoCs for advanced set-top box and digital TV systems [C].Integrated Circuits and Systems Design,2003.

[2]关旭尔.集成电路工艺基础[M].北京：北京大学出版社，2003.

[3]Bahaidarah M,Al-Obaisi H,Al-Sharif T,Al-Zahrani M.A novel technique for run-time loading for MIPS softcore processor [C].Electronics,Communications and Photonics Conference（SIECPC）,2013.