基于FPGA的TVP5150的视频解码模块

任帅　陈铎　吕昊博

摘 要：视频解码模块的作用是将摄像头采集到的模拟信号转化为FPGA可以处理的符合ITU-R BT.656标准的数字信号，它是整个系统的前端，更是视频处理部分的重要保障.为了满足视频处理的需要，研究了一种以Altera公司生产的FPGA芯片EP2C5Q208为核心芯片，通过I2C总线控制视频解码芯片TVP5150实现信号的模数转换的视频解码模块.

关键词：视频解码 ITU-R BT.656标准 I2C总线 TVP5150

中图分类号：TN911 文献标识码：A 文章编号：1674-098X（2014）02（c）-0061-01

随着社会的快速发展，视频图像处理对人们的生活产生了越来越大的影响，无论是在工业生产，军事装备方面，还是医疗器械，电子消费品方面，都发挥着极其重要的作用。从设备的便携性角度考虑，人们需要的是体积更小、处理速度更快和处理能力更强的设备。而TI公司生产的视频解码芯片TVP5150，正是以它的小尺寸，低功耗和高性价比等优势，在视频解码方面脱颖而出，得到了广泛的应用。该文就是通过FPGA配置I2C总线，从而达到配置TVP5150的工作状态，控制数据的读取与存储，完成模拟信号到数字信号的转换。

1 模块的硬件构成

FPGA通过I2C总线对TVP5150进行配置，经过配置的TVP5150对从摄像头输入的模拟视频信号进行解码，并把解码得到的ITU-R BT.656数据流发送到FPGA，由FPGA对数字信号进行处理，处理过后的信号传递给后级模块。

2 TVP5150的功能

TVP5150是TI公司开发的一款超低功耗，封装极小并且使用简单的视频解码器，它在具有亮度和色度分离技术的同时，还专门在弱信号的处理和非标信号处理方面都做了很大的改进，从而满足了中国市场的特殊需求。

TVP5150在正常工作时的功耗仅为115 MW。它的尺寸极小，只有小拇指间那么大，并具有极小尺寸的32引脚超薄四方扁平封装（TQFP）。在便携产品应用上占了很大的优势。通过使用单一14.31818 MHz晶振就能够将NTSC，PAL，SECAM制式视频信号进行解码，输出数字数据。在系统中， TVP5150经过FPGA的配置，将从前级得到的PAL制式的模拟视频信号转换为8bit的4∶2∶2的视频数据，并发送到FPGA的数据口。

3 I2C总线

I2C总线是一种两线式串行总线，可发送和接收数据，用于连接微控制器及其外围设备，由数据线SDA和时钟线SCL构成，具有双向传输、多主控接口标准，同时具有总线仲裁机制。串行的8位双向数据传输位速率在标准模式下可达100 kbit/s。在I2C总线上，主控件运用指令对各功能器件进行控制。各种被控制器件均并联在这条总线上。连接在总线上的每个器件都有一个地址可以作为识别，并且这个地址是唯一的，不会发生重复。而且都每个器件都可以作为一个发送器或接收器，这是由这个器件的功能决定的。I2C总线的可以有多个主控的特点，使得在同一时间有多于一个主机尝试控制主线。如果真的由多于一个主机控制了主线，传输的数据肯定会遭到破坏，而I2C总线的仲裁机制很好的解决了这个问题，它可以控制在有多个主机同时尝试控制总线时，只允许其中一个控制总线并使传输不被破坏。

I2C起始和停止条件及数据传输有效性如图1所示，SCL和SDA两条信号线。当SCL线为高电平时，SDA线由高电平转换到低电平，这个是数据传输的起始条件；当SCL线为高电平时，SDA线由低电平转换到高电平，这个是数据传输的停止条件。

在传输数据的过程中，SDA线必须在时钟的高电平周期保持稳定，SDA的高或低电平状态只有在SCL线的时钟信号是低电平时才能改变。

4 TVP5150的配置

TVP5150是由FPGA芯片通过I2C总线标准来配置完成的，它的数据线SDA和时钟线SCL与FPGA芯片的I/O接口相连。因为TVP5150的内部寄存器中的默认值有一部分不满足硬件的设计需求，所以需要对寄存器重新进行设置。在FPGA中使用Verilog语言构建I2C总线控制器，TVP5150通过接收FPGA的这些数据完成相关的寄存器的设置，从而使TVP5150达到能进行视频解码的要求。

FPGA在配置TVP5150的过程中只作为主机发送数据，而TVP5150只作为从机接收数据。配置过程又分为TVP5150的读和TVP5150的写。

当FPGA要读取当前TVP5150的状态时，需通过I2C总线启动对TVP5150的寄存器的一个读操作。读操作分两部分进行：首先由FPGA向TVP5150写入要读取的寄存器的地址，然后由FPGA向TVP5150发送读取寄存器数据的命令。

5 结语

该文介绍了基于FPGA通过I2C总线发送地址和数据，达到配置视频解码芯片TVP5150的目的，最终得到符合ITU-R BT。656标准的数字信号。I2C总线只有两条数据线的特点，使得在FPGA中容易实现。而TVP5150的快速和经济的特点，使得整个模块具有更高的性价比，在图像处理方面一定会得到广泛的应用。

参考文献

[1] 何立民.I2C总线应用系统设计[M].北京：北京航空航天大学出版社，1995.

[2] TVP5150 Ultralow-Power NTSC/PAL Video Decoder.Data Sheet.TI 2006.

[3] 蒋陈铭，史小军.基于TVP5150的低功耗视频解码模块[J].电子工程师2008，34（4）.endprint

摘 要：视频解码模块的作用是将摄像头采集到的模拟信号转化为FPGA可以处理的符合ITU-R BT.656标准的数字信号，它是整个系统的前端，更是视频处理部分的重要保障.为了满足视频处理的需要，研究了一种以Altera公司生产的FPGA芯片EP2C5Q208为核心芯片，通过I2C总线控制视频解码芯片TVP5150实现信号的模数转换的视频解码模块.

关键词：视频解码 ITU-R BT.656标准 I2C总线 TVP5150

中图分类号：TN911 文献标识码：A 文章编号：1674-098X（2014）02（c）-0061-01

随着社会的快速发展，视频图像处理对人们的生活产生了越来越大的影响，无论是在工业生产，军事装备方面，还是医疗器械，电子消费品方面，都发挥着极其重要的作用。从设备的便携性角度考虑，人们需要的是体积更小、处理速度更快和处理能力更强的设备。而TI公司生产的视频解码芯片TVP5150，正是以它的小尺寸，低功耗和高性价比等优势，在视频解码方面脱颖而出，得到了广泛的应用。该文就是通过FPGA配置I2C总线，从而达到配置TVP5150的工作状态，控制数据的读取与存储，完成模拟信号到数字信号的转换。

1 模块的硬件构成

FPGA通过I2C总线对TVP5150进行配置，经过配置的TVP5150对从摄像头输入的模拟视频信号进行解码，并把解码得到的ITU-R BT.656数据流发送到FPGA，由FPGA对数字信号进行处理，处理过后的信号传递给后级模块。

2 TVP5150的功能

TVP5150是TI公司开发的一款超低功耗，封装极小并且使用简单的视频解码器，它在具有亮度和色度分离技术的同时，还专门在弱信号的处理和非标信号处理方面都做了很大的改进，从而满足了中国市场的特殊需求。

TVP5150在正常工作时的功耗仅为115 MW。它的尺寸极小，只有小拇指间那么大，并具有极小尺寸的32引脚超薄四方扁平封装（TQFP）。在便携产品应用上占了很大的优势。通过使用单一14.31818 MHz晶振就能够将NTSC，PAL，SECAM制式视频信号进行解码，输出数字数据。在系统中， TVP5150经过FPGA的配置，将从前级得到的PAL制式的模拟视频信号转换为8bit的4∶2∶2的视频数据，并发送到FPGA的数据口。

3 I2C总线

I2C总线是一种两线式串行总线，可发送和接收数据，用于连接微控制器及其外围设备，由数据线SDA和时钟线SCL构成，具有双向传输、多主控接口标准，同时具有总线仲裁机制。串行的8位双向数据传输位速率在标准模式下可达100 kbit/s。在I2C总线上，主控件运用指令对各功能器件进行控制。各种被控制器件均并联在这条总线上。连接在总线上的每个器件都有一个地址可以作为识别，并且这个地址是唯一的，不会发生重复。而且都每个器件都可以作为一个发送器或接收器，这是由这个器件的功能决定的。I2C总线的可以有多个主控的特点，使得在同一时间有多于一个主机尝试控制主线。如果真的由多于一个主机控制了主线，传输的数据肯定会遭到破坏，而I2C总线的仲裁机制很好的解决了这个问题，它可以控制在有多个主机同时尝试控制总线时，只允许其中一个控制总线并使传输不被破坏。

I2C起始和停止条件及数据传输有效性如图1所示，SCL和SDA两条信号线。当SCL线为高电平时，SDA线由高电平转换到低电平，这个是数据传输的起始条件；当SCL线为高电平时，SDA线由低电平转换到高电平，这个是数据传输的停止条件。

在传输数据的过程中，SDA线必须在时钟的高电平周期保持稳定，SDA的高或低电平状态只有在SCL线的时钟信号是低电平时才能改变。

4 TVP5150的配置

TVP5150是由FPGA芯片通过I2C总线标准来配置完成的，它的数据线SDA和时钟线SCL与FPGA芯片的I/O接口相连。因为TVP5150的内部寄存器中的默认值有一部分不满足硬件的设计需求，所以需要对寄存器重新进行设置。在FPGA中使用Verilog语言构建I2C总线控制器，TVP5150通过接收FPGA的这些数据完成相关的寄存器的设置，从而使TVP5150达到能进行视频解码的要求。

FPGA在配置TVP5150的过程中只作为主机发送数据，而TVP5150只作为从机接收数据。配置过程又分为TVP5150的读和TVP5150的写。

当FPGA要读取当前TVP5150的状态时，需通过I2C总线启动对TVP5150的寄存器的一个读操作。读操作分两部分进行：首先由FPGA向TVP5150写入要读取的寄存器的地址，然后由FPGA向TVP5150发送读取寄存器数据的命令。

5 结语

该文介绍了基于FPGA通过I2C总线发送地址和数据，达到配置视频解码芯片TVP5150的目的，最终得到符合ITU-R BT。656标准的数字信号。I2C总线只有两条数据线的特点，使得在FPGA中容易实现。而TVP5150的快速和经济的特点，使得整个模块具有更高的性价比，在图像处理方面一定会得到广泛的应用。

参考文献

[1] 何立民.I2C总线应用系统设计[M].北京：北京航空航天大学出版社，1995.

[2] TVP5150 Ultralow-Power NTSC/PAL Video Decoder.Data Sheet.TI 2006.

[3] 蒋陈铭，史小军.基于TVP5150的低功耗视频解码模块[J].电子工程师2008，34（4）.endprint

摘 要：视频解码模块的作用是将摄像头采集到的模拟信号转化为FPGA可以处理的符合ITU-R BT.656标准的数字信号，它是整个系统的前端，更是视频处理部分的重要保障.为了满足视频处理的需要，研究了一种以Altera公司生产的FPGA芯片EP2C5Q208为核心芯片，通过I2C总线控制视频解码芯片TVP5150实现信号的模数转换的视频解码模块.

关键词：视频解码 ITU-R BT.656标准 I2C总线 TVP5150

中图分类号：TN911 文献标识码：A 文章编号：1674-098X（2014）02（c）-0061-01

随着社会的快速发展，视频图像处理对人们的生活产生了越来越大的影响，无论是在工业生产，军事装备方面，还是医疗器械，电子消费品方面，都发挥着极其重要的作用。从设备的便携性角度考虑，人们需要的是体积更小、处理速度更快和处理能力更强的设备。而TI公司生产的视频解码芯片TVP5150，正是以它的小尺寸，低功耗和高性价比等优势，在视频解码方面脱颖而出，得到了广泛的应用。该文就是通过FPGA配置I2C总线，从而达到配置TVP5150的工作状态，控制数据的读取与存储，完成模拟信号到数字信号的转换。

1 模块的硬件构成

FPGA通过I2C总线对TVP5150进行配置，经过配置的TVP5150对从摄像头输入的模拟视频信号进行解码，并把解码得到的ITU-R BT.656数据流发送到FPGA，由FPGA对数字信号进行处理，处理过后的信号传递给后级模块。

2 TVP5150的功能

TVP5150是TI公司开发的一款超低功耗，封装极小并且使用简单的视频解码器，它在具有亮度和色度分离技术的同时，还专门在弱信号的处理和非标信号处理方面都做了很大的改进，从而满足了中国市场的特殊需求。

TVP5150在正常工作时的功耗仅为115 MW。它的尺寸极小，只有小拇指间那么大，并具有极小尺寸的32引脚超薄四方扁平封装（TQFP）。在便携产品应用上占了很大的优势。通过使用单一14.31818 MHz晶振就能够将NTSC，PAL，SECAM制式视频信号进行解码，输出数字数据。在系统中， TVP5150经过FPGA的配置，将从前级得到的PAL制式的模拟视频信号转换为8bit的4∶2∶2的视频数据，并发送到FPGA的数据口。

3 I2C总线

I2C总线是一种两线式串行总线，可发送和接收数据，用于连接微控制器及其外围设备，由数据线SDA和时钟线SCL构成，具有双向传输、多主控接口标准，同时具有总线仲裁机制。串行的8位双向数据传输位速率在标准模式下可达100 kbit/s。在I2C总线上，主控件运用指令对各功能器件进行控制。各种被控制器件均并联在这条总线上。连接在总线上的每个器件都有一个地址可以作为识别，并且这个地址是唯一的，不会发生重复。而且都每个器件都可以作为一个发送器或接收器，这是由这个器件的功能决定的。I2C总线的可以有多个主控的特点，使得在同一时间有多于一个主机尝试控制主线。如果真的由多于一个主机控制了主线，传输的数据肯定会遭到破坏，而I2C总线的仲裁机制很好的解决了这个问题，它可以控制在有多个主机同时尝试控制总线时，只允许其中一个控制总线并使传输不被破坏。

I2C起始和停止条件及数据传输有效性如图1所示，SCL和SDA两条信号线。当SCL线为高电平时，SDA线由高电平转换到低电平，这个是数据传输的起始条件；当SCL线为高电平时，SDA线由低电平转换到高电平，这个是数据传输的停止条件。

在传输数据的过程中，SDA线必须在时钟的高电平周期保持稳定，SDA的高或低电平状态只有在SCL线的时钟信号是低电平时才能改变。

4 TVP5150的配置

TVP5150是由FPGA芯片通过I2C总线标准来配置完成的，它的数据线SDA和时钟线SCL与FPGA芯片的I/O接口相连。因为TVP5150的内部寄存器中的默认值有一部分不满足硬件的设计需求，所以需要对寄存器重新进行设置。在FPGA中使用Verilog语言构建I2C总线控制器，TVP5150通过接收FPGA的这些数据完成相关的寄存器的设置，从而使TVP5150达到能进行视频解码的要求。

FPGA在配置TVP5150的过程中只作为主机发送数据，而TVP5150只作为从机接收数据。配置过程又分为TVP5150的读和TVP5150的写。

当FPGA要读取当前TVP5150的状态时，需通过I2C总线启动对TVP5150的寄存器的一个读操作。读操作分两部分进行：首先由FPGA向TVP5150写入要读取的寄存器的地址，然后由FPGA向TVP5150发送读取寄存器数据的命令。

5 结语

该文介绍了基于FPGA通过I2C总线发送地址和数据，达到配置视频解码芯片TVP5150的目的，最终得到符合ITU-R BT。656标准的数字信号。I2C总线只有两条数据线的特点，使得在FPGA中容易实现。而TVP5150的快速和经济的特点，使得整个模块具有更高的性价比，在图像处理方面一定会得到广泛的应用。

参考文献

[1] 何立民.I2C总线应用系统设计[M].北京：北京航空航天大学出版社，1995.

[2] TVP5150 Ultralow-Power NTSC/PAL Video Decoder.Data Sheet.TI 2006.

[3] 蒋陈铭，史小军.基于TVP5150的低功耗视频解码模块[J].电子工程师2008，34（4）.endprint