一种新型低压上电复位电路设计

汪恒毅+邝小飞+卢杰

摘 要：基于0.18 mm工艺设计了一种可集成到低电源电压数字IC或数模混合IC的上电复位电路。该POR（Power On Reset）具有电源上电和掉电检测功能，且对电源上电的速度不敏感，故可通过使用迟滞比较器实现对电源噪声的免疫。corner仿真结果表明，该电路可以实现大于100 ms的延时。相比于传统POR，该电路工作电压低、性能可靠、结构简单。

关键词：上电复位电路；延时；电源检测；阈值电压

中图法分类号：TN432 文献标识码：A 文章编号：2095-1302（2014）04-0090-03

0 引 言

在电子系统上电时，电源通常需要经过比较长的时间才能达到稳定状态。在这个过程中，数字集成电路或数模混合集成电路中的寄存器、控制器等单元的状态是不确定的，这可能会导致芯片不能正常工作[1]。因此需要一种电路在电源上电时，对那些不确定的状态进行初始化，我们通常使用上电复位电路来实现这种功能。然而，随着集成电路工艺的进步，芯片的工作电压越来越低，对POR的性能要求也更高，传统的POR电路越来越难以满足如今的需求[2-5]。本文通过对传统POR的研究，基于0.18 μm设计了一种低压低功耗的上电复位电路，该电路结构也适用于更小特征尺寸的CMOS工艺[8-10]。

1 POR电路介绍

图1（a）所示为传统的片外POR电路，其主要由电阻、电容和二极管构成，电路的时间延迟由RC决定，当电源下电时，反向二极管对电容放电。这种电路的主要缺点是依赖电源的上电速度，在电源的上电速度较慢时，POR电路可能无法正常工作。图1（b）为传统的片上集成POR电路，检测电压由NMOS和PMOS的阈值电压决定，当电源电压高于检测电压时，电流镜对电容充电，当充电电压高于触发器阈值时，电路复位。这种电路的缺点是在电源电压低于阈值电压时，电路也有充电电流存在，会减小电路的延迟时间；其次，管子的阈值电压受工艺、温度影响较大，再计入电源电压的影响，这种电路延迟时间的离散度会非常大。

图2所示的POR电路由带隙基准电压做参考电压，它的检测电压值非常精确，误差通常在5%以内。同时和其他POR相比，延迟时间受工艺、温度、电压的影响也较小。市场上广泛应用的单片POR芯片811/812系列，便采用这种结构。图2电路虽然性能优良，但是在集成电路的器件特征尺寸越来越小、电源电压甚至低于带隙基准的时候，这种结构显然不利于片上集成。

图1 传统POR电路

图2 基于带隙基准的POR

2 POR电路设计

本文设计的POR电路如图3所示，M1～M8构成了电源电压检测电路，其中M1～M4和R1、R2用来产生偏置电流，INV1和M7， M8构成具有迟滞能力的比较器，上电检测点和下电检测点的回差电压大于100 mV。INV2、T1用来产生时间延迟，T1迟滞比较器用来产生复位信号。相比于文献[9，10]的设计，本文POR大大提高了对噪声的免疫能力，同时增加了延迟时间，提高了电路可靠性。

图3 POR电路

当电路启动时，所有节点电压的初始状态为0，在0≤VDD

Ids1=Ids3， Ids3= Ids4， Ids5= Ids6 （1）

Ids4=Vgs1/R1 （2）

Vdet= Vgs1+ Vgs2 （3）

在VDD超过检测电压Vdet时，Vtri迅速拉低，BUF1打开，M9开始对MOS电容Mc充电，当Vc大于T1的阈值电压时，T1输出复位信号。从VDD达到Vdet到T1输出复位信号的时间延迟TD由Ids9、Mc电容和T1阈值电压决定。

在电路下电时，POR的工作过程是上电时的逆过程，由INV1、T7、T8构成的迟滞比较器使得下电检测电压低于上电检测值，其回差电压的大小可以通过改变M7的尺寸调整。当电源电压小于下电检测值时，Vs变为低电平，Vc节点通过BUF1迅速放电到0。由于Vc放电速度远高于充电速度，该POR在上电的时候，即使出现由电源噪声导致检测电路反复触发的现象，Vc依然会保持低电平，这极大的提高了电路对噪声的抗干扰能力。

3 电路仿真

为了模拟POR电路在电源上电时间为1 ms时的工作情况，做不同corner组合的仿真。主要corner的仿真结果如图4所示，仿真数据如表1所列。上电检测电压Vdet由于依赖于NMOS的阈值，随工艺变化较大，仿真结果清晰地表明了这点。

表1 仿真仿真设置 Vdet TD

MOS（tt），Res（tt），1.8 V，27 1.01 V 193 ms

MOS（ss），Res（ff），1.98 V，125 1.22 V 145 ms

MOS（ff），Res（ss），1.68 V，-45 754 mV 232 ms

典型工作条件下，Vdet和TD的蒙特卡洛仿真结果如图5和图6所示，其方差分别为25.76 mV和2.72 ms。

图4 主要corner仿真

图5 上电检测电压蒙特卡洛仿真

图6 TD蒙特卡洛仿真

4 结 语

本文基于0.18 mm工艺设计了一种适用于低电源电压IC的可集成上电复位电路，该POR具有电源上电和掉电检测能力，对电源的上电速度和噪声不敏感，电路总功耗约9 mW。所有corner的仿真结果表明，该电路可实现大于100 ms的延时，蒙特卡洛仿真显示该电路受工艺批次和器件失配影响较小。

参 考 文 献

[1]张俊安，陈良，杨毓军，等.一种基于0.18μm CMOS工艺的上电复位电路[J].微电子学，2012，42（2）：238 – 241.

[2] YASUDA T， YAMAMOTO M， NISHI T. A power-on reset pulse generator for low voltage applications [C]// IEEE International Symposium on Circuits and Systems. [S.l.]： IEEE， 2006（ 4）： 599-601.

[3] LAI Xin-quan， YU Wei-xue， LI Gang， et al. A low quiescent current and reset time adjustable power-on reset circuit [C]// ASICON 2005 6th International Conference On ASIC. Shanghai， China： ASICON， 2005（2）： 559-562.

[4] LAZAR A， FLOREA M， BURDIA D. A bandgap reference circuit design for power-on reset related circuits [C]// International Symposium on Signals， Circuits and Systems. [S.l.]： ISSCS， 2009： 1-4.

[5] TANZAWA T. A process- and temperature-tolerant power-on reset circuit with a flexible detection level higher than the bandgap voltage [C]// IEEE International Symposium on Circuits and Systems. [S.l.]： IEEE， 2008： 2302-2305.

[6]张晋，蒋林，曾泽沧. 一种新型的片内上电复位电路的设计[J]. 西安邮电学院学报，2009， 14（5）：13 – 16.

[7]彭伟娣，张文杰，谢亮，等. 一种嵌入式上电复位电路的设计与芯片实现[J]. 固体电子学研究与进展，2013，33（2）：179 – 182.

[8] LE Huy-Binh， DO Xuan-Dien， LEE Sang-Gug， et al. A long reset-time power-on reset circuit with brown-out detection capability [J]. IEEE Transactions on Circuits and Systems II： Express Briefs， 2011， 58（11）： 778-782.

[9] KATYAL A， BANSAL N. A self-biased current source based power-on reset circuit for on-chip applications [C]// 2006 International Symposium on VLSI Design， Automation and Test. [S.l.]： [s.n.]， 2006： 1-4.

[10] KALANTI A， AALTONEN L， PAAVOLA M. A power-on reset with accurate hysteresis [C]. 2010 12th Biennial Baltic Electronics Conference. Tallinn： [s.n.]， 2010： 119-120.

本文基于0.18 mm工艺设计了一种适用于低电源电压IC的可集成上电复位电路，该POR具有电源上电和掉电检测能力，对电源的上电速度和噪声不敏感，电路总功耗约9 mW。所有corner的仿真结果表明，该电路可实现大于100 ms的延时，蒙特卡洛仿真显示该电路受工艺批次和器件失配影响较小。

参 考 文 献

[1]张俊安，陈良，杨毓军，等.一种基于0.18μm CMOS工艺的上电复位电路[J].微电子学，2012，42（2）：238 – 241.

[2] YASUDA T， YAMAMOTO M， NISHI T. A power-on reset pulse generator for low voltage applications [C]// IEEE International Symposium on Circuits and Systems. [S.l.]： IEEE， 2006（ 4）： 599-601.

[3] LAI Xin-quan， YU Wei-xue， LI Gang， et al. A low quiescent current and reset time adjustable power-on reset circuit [C]// ASICON 2005 6th International Conference On ASIC. Shanghai， China： ASICON， 2005（2）： 559-562.

[4] LAZAR A， FLOREA M， BURDIA D. A bandgap reference circuit design for power-on reset related circuits [C]// International Symposium on Signals， Circuits and Systems. [S.l.]： ISSCS， 2009： 1-4.

[5] TANZAWA T. A process- and temperature-tolerant power-on reset circuit with a flexible detection level higher than the bandgap voltage [C]// IEEE International Symposium on Circuits and Systems. [S.l.]： IEEE， 2008： 2302-2305.

[6]张晋，蒋林，曾泽沧. 一种新型的片内上电复位电路的设计[J]. 西安邮电学院学报，2009， 14（5）：13 – 16.

[7]彭伟娣，张文杰，谢亮，等. 一种嵌入式上电复位电路的设计与芯片实现[J]. 固体电子学研究与进展，2013，33（2）：179 – 182.

[8] LE Huy-Binh， DO Xuan-Dien， LEE Sang-Gug， et al. A long reset-time power-on reset circuit with brown-out detection capability [J]. IEEE Transactions on Circuits and Systems II： Express Briefs， 2011， 58（11）： 778-782.

[9] KATYAL A， BANSAL N. A self-biased current source based power-on reset circuit for on-chip applications [C]// 2006 International Symposium on VLSI Design， Automation and Test. [S.l.]： [s.n.]， 2006： 1-4.

[10] KALANTI A， AALTONEN L， PAAVOLA M. A power-on reset with accurate hysteresis [C]. 2010 12th Biennial Baltic Electronics Conference. Tallinn： [s.n.]， 2010： 119-120.

本文基于0.18 mm工艺设计了一种适用于低电源电压IC的可集成上电复位电路，该POR具有电源上电和掉电检测能力，对电源的上电速度和噪声不敏感，电路总功耗约9 mW。所有corner的仿真结果表明，该电路可实现大于100 ms的延时，蒙特卡洛仿真显示该电路受工艺批次和器件失配影响较小。

参 考 文 献

[1]张俊安，陈良，杨毓军，等.一种基于0.18μm CMOS工艺的上电复位电路[J].微电子学，2012，42（2）：238 – 241.

[2] YASUDA T， YAMAMOTO M， NISHI T. A power-on reset pulse generator for low voltage applications [C]// IEEE International Symposium on Circuits and Systems. [S.l.]： IEEE， 2006（ 4）： 599-601.

[3] LAI Xin-quan， YU Wei-xue， LI Gang， et al. A low quiescent current and reset time adjustable power-on reset circuit [C]// ASICON 2005 6th International Conference On ASIC. Shanghai， China： ASICON， 2005（2）： 559-562.

[4] LAZAR A， FLOREA M， BURDIA D. A bandgap reference circuit design for power-on reset related circuits [C]// International Symposium on Signals， Circuits and Systems. [S.l.]： ISSCS， 2009： 1-4.

[5] TANZAWA T. A process- and temperature-tolerant power-on reset circuit with a flexible detection level higher than the bandgap voltage [C]// IEEE International Symposium on Circuits and Systems. [S.l.]： IEEE， 2008： 2302-2305.

[6]张晋，蒋林，曾泽沧. 一种新型的片内上电复位电路的设计[J]. 西安邮电学院学报，2009， 14（5）：13 – 16.

[7]彭伟娣，张文杰，谢亮，等. 一种嵌入式上电复位电路的设计与芯片实现[J]. 固体电子学研究与进展，2013，33（2）：179 – 182.

[8] LE Huy-Binh， DO Xuan-Dien， LEE Sang-Gug， et al. A long reset-time power-on reset circuit with brown-out detection capability [J]. IEEE Transactions on Circuits and Systems II： Express Briefs， 2011， 58（11）： 778-782.

[9] KATYAL A， BANSAL N. A self-biased current source based power-on reset circuit for on-chip applications [C]// 2006 International Symposium on VLSI Design， Automation and Test. [S.l.]： [s.n.]， 2006： 1-4.

[10] KALANTI A， AALTONEN L， PAAVOLA M. A power-on reset with accurate hysteresis [C]. 2010 12th Biennial Baltic Electronics Conference. Tallinn： [s.n.]， 2010： 119-120.