一种基于斩波调制的带隙基准电压源

李龙弟+邝小飞

摘 要：为了消除由于晶体管不匹配产生的随机失调对带隙基准源精度的影响，设计了一种采用斩波调制技术的带隙基准电压源。该方法采用对称性OTA的结构来减小带隙基准电压源的系统失调，并利用带隙基准核心电路中的与绝对温度成正比（PTAT）的电流源为OTA提供自适应偏置，从而较小了整个电路的功耗。通过基于0.35 ?m CMOS工艺并使用Cadence Spectre工具对电路进行仿真，结果表明：斩波频率为100 Hz时，基准电压在室温（27 ℃）的输出为1.232 V，该带隙基准的供电电压的范围为1.4～3 V；在电压为3 V时，在-40～125 ℃温度范围内的温度系数为24.6 ppm/℃。

关键词：斩波调制；带隙基准电压源；高精度带隙基准；Cadence Spectre

中图分类号：TN413 文献标识码：A 文章编号：2095-1302（2014）04-0051-03

0 引 言

基准电压源[1，2]是模数转换器（ADC）、数模转换器（DAC）、线性稳压器和开关稳压器、温度传感器、充电电池保护芯片和通信电路等电路中不可缺少的部分；对模拟系统而言基准电压源的性能直接影响整个系统的精度和性能；作为 A/D、D/A转换器以及通信电路中的一个基本组件，基准源始终是集成电路中一个重要的单元模块。它的温度稳定性以及抗噪声能力是影响到电路精度和性能的关键因素。由于带隙基准电路（bandgap）的输出电压几乎不受温度和电源电压变化的影响，这就使得片内集成的带隙基准电压成了模拟集成电路芯片中不可缺少的关键部件。我们知道，带运算放大器的基准电路，比不使用运算放大器结构的精度更高，系统失调更小，但是运算放大器的随机失调电压（Vos）对bandgap的输出精度的影响很大[3]；运算放大器的Vos随着环境的温度和工艺的变化而变化，为了减小运算放大器的Vos的影响，我们必须采用一些技术来消除这个Vos。我们通常会使用微调（trimming）技术[4]来消除Vos的影响，但是这种技术比较费时、费面积和增加成本，并且它不适用于消除由于器件老化引起的失调。为了克服trimming技术的缺点，本文使用了斩波技术来消除Vos的影响，斩波技术[5-8]的思想是通过调制和解调，将低频的噪声和Vos调制到高频处，然后再经过低通滤波器来消除它们的影响。本文设计了一种使用斩波调制技术的CMOS带隙基准电路来消除器件失配对基准电压源输出精度的影响。

1 带隙基准源的工作原理

带隙基准电压通过一个与绝对温度成反比（CTAT）电压和一个与绝对温度成正比（PTAT）电压按照一定的比例相加得到的。由于双极型晶体管的VBE是一个近似CTAT电压，我们可以考虑用它来做带隙基准电路，我们知道，如果两个双极晶体管工作在不同的电流密度下，那么他们的基极-发射极电压的差值是一个PTAT电压[9]。带隙基准基本原理是利用VT的正温度系数和双极型晶体管VBE的负温度系数相互抵消，从而获得一个与温度无关的基准电压。传统的带隙基准电路[10]如图1所示，双极型晶体管Q3 、Q4和Q6是在标准 CMOS 工艺中寄生的纵向 PNP 管。通过运算放大器 U1形成的负反馈，使得节点VA和VB的电压相等，从而使得流过Q1和Q2 的电流相等，流过电阻R1的PTAT电流，通过Q5镜像到电阻R2的那条之路，并在那条之路产生我们所需要的带隙基准电压。输出电压VBG是PTAT电压和VEB的和， PTAT电压是由镜像Q5的PTAT流过电阻R2产生的，然后再将这个电压加上双极型晶体管Q6的VEB的电压，就得到所需要的带隙基准电压，即：

（1）

当运放的输入失调（Vos）电压不为0时，此时的输出电压为：

（2）

从（2）式可知，只有在Vos很小且与温度无关才能保证VBG的精度和良好的温度特性。

2 本文设计的带隙基准源

图2显示了斩波放大器[4，11]的各组成部分，该斩波放大器由斩波器1（CH1）、运算放大器（A1）斩波器2（CH2）和低通滤波器（LPF）组成。斩波放大器的作用是将我们所需要的Vin和不需要的Vos调制解调到不同的频率处，从而消除失调电压Vos的影响。输入信号（Vin）被CH1调制到高频得到Va，然后Va同低频的失调电压Vos叠加作为运算放大器的输入，A1同时放大Vos和调制后的Vin，得到Vb，经过CH2的Vb中的高频的Vin被解调到低频，而Vb中低频的Vos被调制到高频，此时的Vout经过一个低通滤波器，就能够得到不包含Vos的输出电压Vlpf。

图 1 传统的带隙基准电路

图 2 斩波放大器

本文设计的使用斩波调制技术的带隙基准电压源如图3所示，M1～M8构成启动电路，让带隙基准电路脱离简并点的工作在正常的状态；M9～M25构成斩波放大器放利用斩波技术消除由于晶体管不匹配造成的随机失调电压的影响，从而提供带隙基准电压的精度；M13～M16组成的斩波器在斩波放大器的输入端，该斩波器对运算放大器的差模输入信号进行调制；M9～M12组成的斩波器放在实现双转单的电流源负载处，它有两个作用，一是对调制的输入进行解调到低频，二是把晶体管不匹配产生的失调电压调制到高频；C1作为补偿电容，保证环路的稳定性；R1～R3、Q1～Q2构成PTAT电流源和带隙基准电压产生电路，同时用一个电流镜镜像PTAT电源为OTA提供偏置电流源；R4和C2构成低通滤波器，滤除调制到高频的Vos，获得我们所需要的基准电压Vbg。

3 仿真结果分析

本文基于0.35 ?m CMOS工艺，用Cadence Spectre工具对电路进行仿真。基准电压随温度变化的情况如图4所示，Vbg在室温的输出电压为1.232 V，Vbg的最大变化为5 mV，该bandgap的温度系数在﹣40～125 ℃的范围内为24.6 ppm/℃；在0～100 ℃的范围内的温度系数为13.7 ppm/℃。

图 4 带隙基准电路的温度特性曲线

基准电压随电源电压的变化情况如图5所示。

图 5 带隙基准电路随供电电压的变化曲线

从图中可以看到，Vdd在0～3 V变化的时候，当Vdd到1.4 V以后，Vbg趋于稳定，由此可以得到该bandgap的最低工作电压至少可低到1.4 V。

在相同结构和相同的仿真条件下，将采用斩波调制技术的带隙基准与不采用斩波调制技术的带隙基准的输出进行比较，结果如表1所列，斩波器控制信号的频率Fc为100 kHz。

由表1可知，在不采用斩波调制技术的带隙基准，运算放大器1 mV的输入失调电压Vos将会引起输入电压变化12.2mV。而采用了斩波调制技术的带隙基准电压的输出几乎不受运算放大器输入失调电压的影响，只是在理想运放的输出电压上叠加了一个频率为调制频率Fc的纹波如图6所示，纹波的幅值与Vos和低通滤波器的﹣3 dB带宽相关，Vos越小，纹波的峰峰值越小，低通滤波器的﹣3 dB带宽越小，纹波的峰峰值也越小。我们可以得到，采用了斩波调制技术的带隙基准的精度比不采用调制技术的结构的提高了21倍。这样随机失调电压不再是影响基准源的精度的主要因素，如果要进一步提高基准源的精度，就需要从其他影响基准电压精度的因素入手。

图 6 运放输入端加入5 mV的失调，

Fc=100 kHz时，Vbg的瞬态特性

4 结 语

本文设计了一种使用斩波调制技术的带隙基准，采用对称性OTA作为运算放大器可以减小带隙基准的系统误差，采用斩波调制技术消除了晶体管不匹配造成的随机误差对输出电压精度的影响，同时本文采用了自适应偏置技术，利用bangap核心电路产生的PTAT电流源为运算放大器提供偏置，而无需再另外设计一个电流源为OTA提供偏置，从而减小了功耗。本文设计的基准源采用标准CMOS工艺，实现了低压、高精度的带隙基准，适合低压低功耗的应用场合。

参 考 文 献

[1] 张小莹.低压低功耗CMOS带隙基准电压源设计[D].西安：西安电子科技大学，2009.

[2] ANNEMA A. Low-power bandgap refernces featuing DTMOSTS [J]. IEEE Journal of Solid-State Circuits， 1999， 34（6）： 1362-1381.

[3]辛晓宁， 张磊. 一种采用斩波技术的CMOS带隙基准电压源[J]. 微电子学， 2010， 40（5）： 723-726.

[4] WITTE J F， MAKINWA K， HUISJING J. Dynamic offset compensated CMOS amplifiers [M]. German： Springer-Verlag， 2009.

[5]吴春瑜， 李德第， 付强， 等. 基于斩波调制的带隙基准电压源的设计[J]. 半导体技术， 2009， 34（5）： 408-410，422.

[6]刘帘曦， 杨银堂， 朱樟明. 一种基于斩波调制的低压高精度CMOS带隙基准源[J]. 固体电子学研究与进展， 2005， 25（3）： 369-374.

[7]王兴意， 陈怒兴. 基于斩波运放的带隙基准电路的实现[C]. 第十三届计算机工程与工艺会议（NCCET09）论文集， 2009.

[8] LIU Lian-xi， YANG Yin-tang， ZHU Zhang-ming. A high accuracy bandgap reference with chopped modulator to compensate MOSFET mismatch [C]// Proceedings of 2005 18th International Conference on VLSI Design. [S.l.]： IEEE Computer Soclos Alamitos， 2005： 854-857.

[9] RAZAVI B. 模拟 CMOS 集成电路设计[M].陈贵灿，程军，等，译，西安：西安交通大学出版社，2002.

[10] KUJIK K E. A precision reference voltage source [J]. IEEE Journal of Solid-State Circuits， 1973（8）： 222-226.

[11] YIN Tao， YANG Hai-gang， YUAN Quan， et al. Noise analysis and simulation of chopper amplifier [C]// Proceedings of 2006 IEEE Asia Pacific Conference on Circuits and Systems. Singapore： APCCS， 2006： 167-170.

图 4 带隙基准电路的温度特性曲线

基准电压随电源电压的变化情况如图5所示。

图 5 带隙基准电路随供电电压的变化曲线

从图中可以看到，Vdd在0～3 V变化的时候，当Vdd到1.4 V以后，Vbg趋于稳定，由此可以得到该bandgap的最低工作电压至少可低到1.4 V。

在相同结构和相同的仿真条件下，将采用斩波调制技术的带隙基准与不采用斩波调制技术的带隙基准的输出进行比较，结果如表1所列，斩波器控制信号的频率Fc为100 kHz。

由表1可知，在不采用斩波调制技术的带隙基准，运算放大器1 mV的输入失调电压Vos将会引起输入电压变化12.2mV。而采用了斩波调制技术的带隙基准电压的输出几乎不受运算放大器输入失调电压的影响，只是在理想运放的输出电压上叠加了一个频率为调制频率Fc的纹波如图6所示，纹波的幅值与Vos和低通滤波器的﹣3 dB带宽相关，Vos越小，纹波的峰峰值越小，低通滤波器的﹣3 dB带宽越小，纹波的峰峰值也越小。我们可以得到，采用了斩波调制技术的带隙基准的精度比不采用调制技术的结构的提高了21倍。这样随机失调电压不再是影响基准源的精度的主要因素，如果要进一步提高基准源的精度，就需要从其他影响基准电压精度的因素入手。

图 6 运放输入端加入5 mV的失调，

Fc=100 kHz时，Vbg的瞬态特性

4 结 语

本文设计了一种使用斩波调制技术的带隙基准，采用对称性OTA作为运算放大器可以减小带隙基准的系统误差，采用斩波调制技术消除了晶体管不匹配造成的随机误差对输出电压精度的影响，同时本文采用了自适应偏置技术，利用bangap核心电路产生的PTAT电流源为运算放大器提供偏置，而无需再另外设计一个电流源为OTA提供偏置，从而减小了功耗。本文设计的基准源采用标准CMOS工艺，实现了低压、高精度的带隙基准，适合低压低功耗的应用场合。

参 考 文 献

[1] 张小莹.低压低功耗CMOS带隙基准电压源设计[D].西安：西安电子科技大学，2009.

[2] ANNEMA A. Low-power bandgap refernces featuing DTMOSTS [J]. IEEE Journal of Solid-State Circuits， 1999， 34（6）： 1362-1381.

[3]辛晓宁， 张磊. 一种采用斩波技术的CMOS带隙基准电压源[J]. 微电子学， 2010， 40（5）： 723-726.

[4] WITTE J F， MAKINWA K， HUISJING J. Dynamic offset compensated CMOS amplifiers [M]. German： Springer-Verlag， 2009.

[5]吴春瑜， 李德第， 付强， 等. 基于斩波调制的带隙基准电压源的设计[J]. 半导体技术， 2009， 34（5）： 408-410，422.

[6]刘帘曦， 杨银堂， 朱樟明. 一种基于斩波调制的低压高精度CMOS带隙基准源[J]. 固体电子学研究与进展， 2005， 25（3）： 369-374.

[7]王兴意， 陈怒兴. 基于斩波运放的带隙基准电路的实现[C]. 第十三届计算机工程与工艺会议（NCCET09）论文集， 2009.

[8] LIU Lian-xi， YANG Yin-tang， ZHU Zhang-ming. A high accuracy bandgap reference with chopped modulator to compensate MOSFET mismatch [C]// Proceedings of 2005 18th International Conference on VLSI Design. [S.l.]： IEEE Computer Soclos Alamitos， 2005： 854-857.

[9] RAZAVI B. 模拟 CMOS 集成电路设计[M].陈贵灿，程军，等，译，西安：西安交通大学出版社，2002.

[10] KUJIK K E. A precision reference voltage source [J]. IEEE Journal of Solid-State Circuits， 1973（8）： 222-226.

[11] YIN Tao， YANG Hai-gang， YUAN Quan， et al. Noise analysis and simulation of chopper amplifier [C]// Proceedings of 2006 IEEE Asia Pacific Conference on Circuits and Systems. Singapore： APCCS， 2006： 167-170.

图 4 带隙基准电路的温度特性曲线

基准电压随电源电压的变化情况如图5所示。

图 5 带隙基准电路随供电电压的变化曲线

从图中可以看到，Vdd在0～3 V变化的时候，当Vdd到1.4 V以后，Vbg趋于稳定，由此可以得到该bandgap的最低工作电压至少可低到1.4 V。

在相同结构和相同的仿真条件下，将采用斩波调制技术的带隙基准与不采用斩波调制技术的带隙基准的输出进行比较，结果如表1所列，斩波器控制信号的频率Fc为100 kHz。

由表1可知，在不采用斩波调制技术的带隙基准，运算放大器1 mV的输入失调电压Vos将会引起输入电压变化12.2mV。而采用了斩波调制技术的带隙基准电压的输出几乎不受运算放大器输入失调电压的影响，只是在理想运放的输出电压上叠加了一个频率为调制频率Fc的纹波如图6所示，纹波的幅值与Vos和低通滤波器的﹣3 dB带宽相关，Vos越小，纹波的峰峰值越小，低通滤波器的﹣3 dB带宽越小，纹波的峰峰值也越小。我们可以得到，采用了斩波调制技术的带隙基准的精度比不采用调制技术的结构的提高了21倍。这样随机失调电压不再是影响基准源的精度的主要因素，如果要进一步提高基准源的精度，就需要从其他影响基准电压精度的因素入手。

图 6 运放输入端加入5 mV的失调，

Fc=100 kHz时，Vbg的瞬态特性

4 结 语

本文设计了一种使用斩波调制技术的带隙基准，采用对称性OTA作为运算放大器可以减小带隙基准的系统误差，采用斩波调制技术消除了晶体管不匹配造成的随机误差对输出电压精度的影响，同时本文采用了自适应偏置技术，利用bangap核心电路产生的PTAT电流源为运算放大器提供偏置，而无需再另外设计一个电流源为OTA提供偏置，从而减小了功耗。本文设计的基准源采用标准CMOS工艺，实现了低压、高精度的带隙基准，适合低压低功耗的应用场合。

参 考 文 献

[1] 张小莹.低压低功耗CMOS带隙基准电压源设计[D].西安：西安电子科技大学，2009.

[2] ANNEMA A. Low-power bandgap refernces featuing DTMOSTS [J]. IEEE Journal of Solid-State Circuits， 1999， 34（6）： 1362-1381.

[3]辛晓宁， 张磊. 一种采用斩波技术的CMOS带隙基准电压源[J]. 微电子学， 2010， 40（5）： 723-726.

[4] WITTE J F， MAKINWA K， HUISJING J. Dynamic offset compensated CMOS amplifiers [M]. German： Springer-Verlag， 2009.

[5]吴春瑜， 李德第， 付强， 等. 基于斩波调制的带隙基准电压源的设计[J]. 半导体技术， 2009， 34（5）： 408-410，422.

[6]刘帘曦， 杨银堂， 朱樟明. 一种基于斩波调制的低压高精度CMOS带隙基准源[J]. 固体电子学研究与进展， 2005， 25（3）： 369-374.

[7]王兴意， 陈怒兴. 基于斩波运放的带隙基准电路的实现[C]. 第十三届计算机工程与工艺会议（NCCET09）论文集， 2009.

[8] LIU Lian-xi， YANG Yin-tang， ZHU Zhang-ming. A high accuracy bandgap reference with chopped modulator to compensate MOSFET mismatch [C]// Proceedings of 2005 18th International Conference on VLSI Design. [S.l.]： IEEE Computer Soclos Alamitos， 2005： 854-857.

[9] RAZAVI B. 模拟 CMOS 集成电路设计[M].陈贵灿，程军，等，译，西安：西安交通大学出版社，2002.

[10] KUJIK K E. A precision reference voltage source [J]. IEEE Journal of Solid-State Circuits， 1973（8）： 222-226.

[11] YIN Tao， YANG Hai-gang， YUAN Quan， et al. Noise analysis and simulation of chopper amplifier [C]// Proceedings of 2006 IEEE Asia Pacific Conference on Circuits and Systems. Singapore： APCCS， 2006： 167-170.