APP下载

Altera在Arria 10 FPGA率先提供硬核浮点DSP模块

2014-03-28Altera

电子技术应用 2014年5期
关键词:管芯浮点收发器

Altera公司日前宣布在FPGA浮点DSP性能方面实现了变革。Altera是第一家在FPGA中集成硬核IEEE 754兼容浮点运算功能的可编程逻辑公司,大大提高了DSP性能、设计人员的效能和逻辑效率。

基于TSMC 20SoC工艺技术,Arria 10 FPGA和SoC在单个管芯中实现了业界容量最大、性能最好的DSP资源。应用专利冗余技术,Altera开发了含有以万逻辑单元(LE)的业界密度最大的20 nm FPGA管芯。Arria 10器件性能比最快的28 nm高端FPGA高出15%,功耗比以前的28 nm Arria系列低40%。

20 nm Arria 10器件是业界唯一具有硬核浮点DSP模块的FPGA,也是在FPGA架构中嵌入了硬核ARM Cortex®-A9处理器系统的唯一20 nm SoC。器件带宽比前一代高4倍,还具有很多其他针对高性能应用进行了优化的特性。Arria 10器件特性包括:(1)芯片至芯片、芯片至模块接口速率高达28.3 Gb/s的串行收发器;(2)支持 17.4 Gb/s的背板;(3)单个器件中含有96个收发器通道;(4)双核 ARM Cortex-A9处理器系统;(5)硬核浮点DSP模块;(6)支持下一代存储器,包括业界速率最高的2 666 Mb/s DDR4,支持高速串行存储器的混合立方存储器互操作功能。

客户可以使用Altera FPGA来解决大数据分析、石油和天然气行业的地震建模,以及金融仿真等世界上最复杂的HPC问题。在这些以及很多其他大计算量应用中,与DSP、CPU和GPU相比,FPGA的每瓦性能是最高的。

Altera现在可以提供具有硬核浮点DSP模块的Altera 20 nm Arria 10 FPGA,可帮助客户缩短近12个月的开发时间。Altera将于2014年下半年提供面向Arria 10器件中硬核浮点DSP模块的浮点设计流程,包括演示和基准测试。客户现在可以采用Arria 10 FPGA开始设计,软件实现浮点运算,提供设计流程支持后,无缝移植到硬核浮点实现。更多相关信息请浏览www.altera.com.cn。

猜你喜欢

管芯浮点收发器
Ku 波段200 W GaN 功率放大器的设计与实现
LEO星座增强GNSS PPP模糊度浮点解与固定解性能评估
探针台“四芯”测试算法应用研究
光纤收发器故障排除经验谈
双“U”型湿化瓶管芯清洗架的设计与应用
基于浮点DSP的铁路FSK信号检测
Virtex5 FPGA GTP_DUAL硬核两个收发器独立使用的实现
基于FPGA的浮点FIR滤波器设计
改进的Goldschmidt双精度浮点除法器
基于RocketIO 高速串行回环通信的实现