一种低功耗低相位噪声的压控振荡器设计

易 鸿

(四川文理学院 物理与机电工程学院， 四川 达州 635000)

常见的压控振荡器(VCO)有LC压控振荡器、RC压控振荡器和晶体压控振荡器等，对压控振荡器的技术要求主要有：频率稳定度好、控制灵敏度高、调频范围宽、频偏与控制电压成线性关系并宜于集成等。在压控振荡器设计中，满足其频率要求而降低功耗和相位噪声是设计中的难点[1-3]。本文就是在对比各类方法优缺点的基础上，设计出一种自开关偏置电路结构，这种结构是以减小1/f噪声和抑制其变频转化相结合，实现低相位噪声。同时采用低电压供电方式有效降低其功耗，合理选择尾电流偏置管的工作区，还能消除功耗对开关幅度的依赖性。

1 电路设计

为了实现低功耗和低相位噪声的压控振荡器，电路采用线性区偏置和电流复用技术，以实现低电压供电和低功耗，同时设计一种自开关偏置结构以有效地降低相位噪声。设计电路如图1所示。

图1 压控振荡器的设计电路

1.1 低功耗分析

本设计中的压控振荡器釆用低电压供电以实现低功耗，设计电路中NM3作为尾电流偏置管会被周期性地开关动作，这里的电流偏置是为电路全局供电，所以不用电压偏置去设计电路中所需要的电流，为分析方便，采用两个匹配的MOS管用基准电流镜像来替代给电路提供电流，如图2所示。

图2 等效线性区MOS管

设置MOS管工作在线性区，其NM3漏端电流为[4]：

(1)

其中β是MOS管的放大系数，Vds3是图1中NM3的漏极击穿电压，VB是直流偏置，ASW是开关信号幅度，ω0是振荡频率，Vth是MOS管的阈值电压，Ia(t)和Ib(t)分别为图2中的镜像电流，Ia(t)和Ib(t)的定义如下[5]：

(2)

(3)

其平均值为：

(4)

(5)

与之对应NM3工作在线性区时的漏电流平均值为：

(6)

1.2 低相位噪声分析

相位噪声一般是指在系统内各种噪声作用下引起的输出信号相位的随机起伏，通常相位噪声分为频率短期稳定度和频率长期稳定度。频率短期稳定度是由随机噪声引起的相位起伏或频率起伏，频率长期稳定度是由温度、老化等引起的频率慢漂移[6-8]。这里考虑的相位噪声主要是频率短期稳定度问题。

图3 改进型自开关偏置压控振荡器

在压控振荡器设计中所牵涉的随机噪声主要是由噪声源和转化增益引起，为了实现低相位噪声设计，本设计提出一种减小1/f噪声和抑制其变频转化相结合的方案，如图3所示。图3中NM1，NM2和PM1，PM2为互补的交叉耦合管，为电路提供负阻。NM3和NM4是尾电流偏置管，为整个电路供电。Vp和Vn是振荡信号输出，CC为耦合电容，一般取值CC=0.5 μF，VB提供直流偏置，栅极驱动电阻一般取RB=10 Ω，RB和Cf构成简单的低通滤波电路，其中取Cf=0.5 μF。工作时Vp和Vn通过CC把振荡信号耦合到NM3和NM4的栅极，偏置管会随Vp和Vn的振荡频率周期性通断，1/f噪声得以减小。同时低通滤波器滤除偏置路径中的噪声，有效提高带外相位噪声性能。耦合管NM1和NM2的源端加入退耦电容CD，为抑制其闪烁噪声上变频。当Vp为高电平，Vn为低电平时，NM1和NM4关断，NM2和NM3导通，此时电流从管子NM2经过CD流入NM3；当Vn为高电平，Vp为低电平时，电流从NM1经过CD流入NM4。退耦电容CD的取值由CD和相位噪声的关系决定，CD的取值适当时对通路中的基频成分呈低阻通道，对负阻管的低频闪烁噪声呈高阻态，此时负阻管上的二次谐波不再被1/f噪声调制，转化增益被有效地抑制。

1.3 参数优化

1.3.1 开关幅度

电路中NM3和NM4上面所加的开关信号为

Vgs3(t)=VB+ASWcos(ω0t)，

(7)

其中开关幅度ASW大小由电路中各电容综合决定

(8)

其中k定义为

(9)

由(9)式可以看出k越大得到的开关幅度越大，因此用较大的耦合电容CC和较小的Cf+Cgs3来改善带内相位噪声性能。

1.3.2 退耦电容CD的取值

对相位噪声随CD变化的仿真结果如图4所示，图中横坐标为CD的取值，纵坐标为相位噪声。由图中可以看出CD太小和太大时，相位噪声都不理想，只有CD=1.5 pF时，相位噪声达到最小值，此时CD对于低频处NM1的1/f噪声呈高阻态，因此，CD=1.5 pF为最优的电容取值。

2 仿真结构及性能比较

图5 开关电容阵列

本设计中的振荡信号Vp和Vn采用图5的二进制开关电容阵列电路获取。开关电容阵列使用3组开关结构，电容值设置为二进制加权结构形式，即C1=2C2=4C3，使压控曲线间的频率跳变变化均匀，电阻R1、R2、R3分别为各MOS管的导通电阻Ron，开关电容的品质因数Q及Ron定义如下：

(10)

(11)

电路基于SMIC 0.18 μm工艺实现，使用Assura工具进行版图验证及电路仿真，图6是VCO版图布局，图7是其调谐曲线，图8是相位噪声的测试结果。图7中8种压控特性曲线分别用控制字000到111控制状态，控制电压范围在0.1～1.1 V变化时，对应频率范围为2.38～2.55 GHz，在这个频段范围线性化程度都比较好，说明了分布式偏置的可变电容结构对于增益线性化有很好的作用。

图8是利用VCO综合性能评价优值FOM对其描述[5]，FOM的定义为：

(12)

图6 VCO版图

图7 频率调谐特性的测试结果

图8 相位噪声测试结果

式中L(△f)表示△f频偏处测得的单边相位噪声，fc为载波振荡频率，Pdc为直流功耗，FOM参数体现相位噪声大小，其值越小说明其性能越好。在振荡频率为2.55 GHz时，分别在△f=1 MHz，100 kHz和10 kHz频偏处测得FOM值为-122.8 dBc/Hz，-97.46 dBc/Hz和-77.55 dBc/Hz，这些值相对一些文献中常规取值都偏小，说明所设计结构对闪烁噪声的影响能有效降低。

3 结束语

设计采用SMIC 0.18 μm标准CMOS工艺，可实现用于中心工作频率为2.55 GHz的Zigbee压控振荡器。通过对设计电路线性化程度、相位噪声以及功耗的仿真测试，在1.2 V电源电压、振荡频率2.55 GHz时，该压控振荡器的功耗仅有2.3 mW。设计能实现低功耗、低相位噪声和线性频率调谐的性能指标。

[参考文献]

[1] BEVILACQUA A，ANDREANI P. An Analysis of 1/fNoise to Phase Noise Conversion in CMOS Harmonic Oscillators[J]. IEEE Trans. Circuits Syst. I，Reg. Papers，2012，59(5)：938-945.

[2] HONG G P，LEE S G. Gm-Boosted Differential Drain-to-Source Feedback Colpitts CMOS VCO[J]. IEEE Trans. Microw. Theory Tech，2011(59)：1811-1821.

[3] 伍翠萍，何波，于奇，等.一种低电压低功耗的环形压控振荡器设计[J].微电子学与计算机，2008，25(5)：69-72.

[4] VERCESI V，FANORI L，BERAARDINIS de F，et al. A dither-less all digital PLL for cellular transmitters[J]. IEEE J. Solid-State Circuits，2012，47(8)：1908-1920.

[5] LIU Wei，LI Wei，REN Peng，et al. A PVT tolerant 10 to 500 MHz all-digital phase-locked loop with coupled TDC and DCO[J]. IEEE J. Solid-State Circuits，2010，45(2)：313-321.

[6] 蔡志明，陈莹梅，李智群，等.GPS射频接收芯片中低功耗压控振荡器的设计[J].微电子学，2009，39(6)：790-792.

[7] DENG Wei，OKADA K，MATSUZAWA A. Class-C VCO With Amplitude Feedback Loop for Robust Start-Up and Enhanced Oscillation Swing[J]. IEEE J. Solid-State Circuits，2013，48(2)：429-440.

[8] LIANGGE X，LINDFORS S，STADIUS K，et al. A 2.4 GHz Low-Power All-Digital Phase Locked-Loop[J]. IEEE J. Solid-State Circuits，2010，45(8)：1513-1521.

[9] 胡锦，刘清波，刘观承，等.一种低压低功耗的环形压控振荡器设计[J].宇航计测技术，2010，30(3)：53-56.

[10] 尹飞，郭仲杰，季轻舟，等.一种低功耗等线性度全差分式压控振荡器的设计[J].科学技术与工程，2010，10(19)：4789-4792.

[11] 樊祥宁，曾军，李斌，等.低功耗低相位噪声4.8 GHz CMOS压控振荡器芯片设计[J].高技术通讯，2011，21(12)：1285-1290.

[12] 李仲秋，曾全胜.GPS校频的压控振荡器设计[J].现代电子技术，2011，34(14)：144-147.