SAR型模数转换器前端信号调理电路设计

范明明，杨 录，任超瑛

（1.中北大学信息与通信工程学院，山西 太原 030051；2.电子测试技术国家重点实验室，山西 太原 030051）

SAR型模数转换器前端信号调理电路设计

范明明1，杨 录2，任超瑛1

（1.中北大学信息与通信工程学院，山西 太原 030051；2.电子测试技术国家重点实验室，山西 太原 030051）

为设计出与逐次逼近型（SAR）ADC输入适配且性能优良的信号调理电路，综合考虑分析模拟输入信号、SAR型ADC接口的前端、基准电压源和数字接口，根据噪声分析理论给出前端RC滤波器的详细设计公式和设计过程，并根据滤波器的带宽和系统噪声容限选择前端驱动放大器。通过对比芯片官方参考电路和实际测试效果表明：计算公式有效可行，放大器的分析选择科学合理，为SAR型ADC前端信号调理电路的设计提供可靠依据。

逐次逼近型ADC；模拟输入前端；信号调理电路；滤波器设计；放大器选择

0 引 言

逐次逼近型模数转换器（SAR ADC）[1]，是位于高分辨率、低速增量累加ADC和高速、较低分辨率的流水线ADC之间的主流ADC。为了充分发挥该类ADC的性能，国内外半导体厂商和工程师都非常注重其前端信号调理电路的设计。ADI、凌特、TI等公司针对自己的芯片都给出了可用的参考电路，但是这些参考电路仅是基于各自的实验测试凭经验设计，对于实际使用中不同的信号输入阻抗、幅值范围、信号频率却不具有通用性，也没有严谨科学的公式可以参考。因此，需要一套严谨而又通用的设计公式为电路设计提供理论依据，同时也需要有科学合理的设计步骤及前端驱动放大器合理的选择方法。

前端电路包括驱动放大器和RC滤波器两部分：放大器调理输入信号，同时在信号源与ADC之间起阻抗变换和缓冲作用；RC滤波器限制到达ADC输入端的带外噪声，衰减ADC内部采样电容开关产生的反冲尖峰干扰。电路设计时主要考虑输入信号频率和ADC芯片吞吐速率，针对这两个因素，本文提出RC滤波器电路的详细计算公式和设计过程，以及驱动放大器的遴选方法。

1 RC滤波器的设计

图1为一个典型的由放大器、单极点RC滤波器和ADC组成的电路。ADC的输入构成驱动电路的开关电容负载，其输入带宽意味着需要在有效带宽范围内保证低噪声以获得良好的信噪比（SNR）。RC滤波网络限制输入信号的带宽，并降低放大器和前级电路输入ADC的噪声；但是，带宽限制过多会延长建立时间并使输入信号失真。

图1 典型放大器、RC滤波器和ADC电路

限制噪声带宽所需的最小RC值，可以通过建立指数方式[2]的阶跃输入来计算，只要知道输入信号频率、幅度和ADC转换时间，便可以计算出阶跃信号大小。转换时间tCONV是指容性ADC从输入端断开并执行数字位码判断以产生数字代码所需的时间；转换时间结束时，保存前一样本电荷的容性ADC切换回输入端。此阶跃信号代表输入信号在这段时间的变化量，即为反向建立方式，建立所需的时间称为“反向建立时间”。ADC切换回输入端之前，输入信号的变化量作为量化值的方式即为正向建立方式，建立所需的时间称为“正向建立时间”。正向建立和反向建立都是ADC对于输入信号进行采样的一种建立方式。

在给定输入频率下，一个正弦波信号的最大不失真变化率[2]可通过下式计算：

式中：fIN——输入信号频率；

VPEAK——输入信号幅值。

如果ADC的转换速率大大超出最大输入频率，则转换期间输入电压的最大变化量为

这是ADC切换回采集模式时出现的最大电压阶跃。芯片的输入电容与外部电容的并联组合会衰减此阶跃。因此，外部电容必须相对较大，达到几纳法。此分析假设输入开关导通电阻的影响可忽略不计，现在需要建立的阶跃大小为

式中：CADC——ADC的输入电容；

CEXT——外部滤波电容。

接下来，计算在ADC采集阶段，ADC输入建立至1/2 LSB的时间常数。假设阶跃输入以指数方式建立[3-4]，则所需RC时间常数

式中：tACQ——采集时间；

NTC——建立所需的时间常数数目。

NTC可以通过计算阶跃大小VSTEP与建立误差（满量程的1/2 LSB）之比的自然对数来获得：

其中建立误差由下式计算：

将上式代入式（4）可得：

为ADI公司AD7980逐次逼近型（SAR）ADC芯片进行前端RC电路设计，芯片手册给出的几个重要参数：16位精度，数据吞吐率1 MS/s，转换时间最大值710ns，输入电容典型值30pF，5V基准。最大目标输入频率100kHz。计算此频率的最大阶跃电压：

外部电容用于衰减此阶跃信号。选定外部电容2.7nF，代入式（3）可得：

根据式（5）计算所需时间常数数目：

由芯片手册给出的具体参数计算对应的采样时间：

代入式（4）计算RC时间常数：

进一步计算出电阻的取值：

此RC滤波器的带宽为3.16MHz，设计的RC滤波器如图2所示。

图2 为AD7980设计的RC滤波器

最小带宽、吞吐速率和输入信号频率之间的关系表明：输入频率越高，需要的RC带宽越宽；同样，吞吐速率越高，需要的RC带宽也越宽。采集时间对所需带宽的影响最大，如果采集时间加倍（降低吞吐速率），所需带宽将减半。

选择较大的电容，对反冲毛刺干扰的衰减效果会更加明显。但是，电容越大，意味着前级驱动放大器就越不稳定，特别是在给定带宽下R值较小时；如果R值太小，运放的相位裕量会降低，可能导致运放输出自激振荡。对于串联R较小的负载，应采用低输出阻抗的运放来驱动。通常选择1～10nF的电容值搭配合理的电阻值，这样的取值组合既可以使驱动放大器保持稳定，也能得到性能优良的电路。此外尽量选择使用低电压系数、低温度系数、高频性能稳定、低ESR的电容，以保持低失真、低噪声。

2 驱动放大器的选择

上文根据输入信号特征和ADC数据吞吐速率，计算并设计了适合ADC输入的RC滤波电路。接下来分析选择合适的ADC驱动运算放大器（简称运放）。需要综合考虑以下4方面：

1）运放的信号带宽；2）运放噪声特性及对系统总噪声的影响；3）信号建立时间；4）运放对供电电源的要求。

运放数据手册通常给出的是其小信号带宽，但是，在高输入频率（＞100kHz）或多路复用应用（电压变动摆幅较大）时，大信号带宽就显得更为重要。当为AD7980设计滤波器时，计算的RC带宽为3.16MHz。对于较低的输入频率，ADA4841是很好的选择，因为其80MHz小信号带宽对于反向建立而言绰绰有余；但在有多路复用器的应用电路中则显得不足，因为对于大信号摆幅，此时的RC带宽要求提高到3.93MHz。这种情况下，选择使用ADA4897或AD8432更合理，它们具有30MHz和42MHz的大信号带宽。一般而言，运放的大、小信号带宽至少应比RC带宽大两倍，具体取决于是以反向建立为主还是正向建立为主。

运放的建立时间，通常是指建立到额定阶跃信号某一百分比所需的时间。对于16位到18位性能，通常要求建立到0.001%，但大多数放大器仅指定不同阶跃大小的0.1%或0.01%建立时间；因此，为了确定建立特性是否支持ADC吞吐速率，需要对这些数值进行折中。ADA4841针对8 V阶跃给出的0.01%建立时间为1μs。在驱动1MS/s（1μs周期）AD7980的多路复用应用中，它将无法使满量程阶跃输入信号及时建立，但如果降低数据吞吐速率，例如500KS/s则是可行的。

RC带宽对于确定运放的最大允许噪声量也十分重要。集成电路的噪声是由白噪声和1/f噪声混合而成，在高频段主要是白噪声，而在低频段主要是1/f噪声[5]。放大器噪声通过低频1/f噪声[6]（0.1～10Hz）和高频时的宽带噪声谱密度（图3所示噪声曲线的平坦部分）来规定。

图3 ADA4841电压噪声与频率的关系

折合到ADC输入端的总噪声按如下方法计算。

首先，计算运放宽带频谱密度在RC带宽上的噪声。

式中：en——噪声频谱密度

G——运放电路噪声增益；

BWRC=RC带宽，Hz。

然后根据典型噪声相切定理[7]，通过下式计算低频1/f噪声；它通常指定为峰峰值，需要转换为均方根值。

式中：Vn，1/f，pk-pk——1/f峰峰值噪声电压；

N——运放电路噪声增益。

总噪声为以上两个噪声的均方根值：

为将运放噪声对系统总SNR的影响降至最低，总噪声应为ADC噪声的1/10左右。根据目标系统的SNR要求，可能会允许更高的噪声。例如，如果ADC的SNR为91 dB，VREF=5 V，则总噪声应小于或等于：

由此值很容易算出1/f噪声和宽带噪声谱密度的最大允许值。假设选用的运放1/f噪声可忽略，以单位增益工作，并采用RC带宽为上述计算值3.16 MHz的滤波器，那么：

因此，该运放的宽带噪声谱密度必须≤2.26 nV/Hz。ADA4841的宽带噪声谱密度为2.1 nV/Hz，满足要求。

另外，还需要考虑的另一个重要特性是特定输入频率时的失真。为了能够达到系统应有的转换精度，从表1中可知：16位ADC系统的总谐波失真（THD）（或称系统总的性噪比）大约要达到-100dB或更低，18位ADC系统的总谐波失真则要达到-110 dB[7-9]或更低。

表1 ADC性能指标参数表

图4为ADA4841在不同输出电压下的典型失真与频率的关系图。图中显示的是一般最为重要的二次和三次谐波成分。从图中可以看出ADA4841的噪声非常小，失真特性优异，足以驱动18位ADC到 30kHz的范围。为了在高频时实现低失真，则需要考虑使用功耗更高、带宽更宽的运放。

图4 ADA4841不同输出电压下谐波失真与频率关系曲线

运放可能具有轨到轨输入和/或输出，但是，即便是轨到轨输入/输出，如果工作信号电平接近运放的供电轨，也将难以获得良好的失真性能。因此，最好应选择让最大输入/输出信号远离供电轨的电源电平。如果系统允许降低ADC的输入范围，丧失一定的SNR，则可以省去负电源。例如，如果ADC的输入范围降为0.5～4.5V，此10%损失将导致SNR降低大约1dB。这样就可以将负供电轨接地，从而消除用以产生负电源的电路，降低功耗和成本。

因此，选择驱动运放时，务必综合考虑输入和输出信号范围的要求，以便确定所需的供电电源电压。从上述理论分析和计算可知，使用较高的电源电压将能实现出色的性能，并提供充足的电源裕量。

3 实例测试

为了验证上述分析设计过程的可靠性与实用性，实际制作3块电路板进行对比测试，电路使用ADI的ADR421低噪声2.5V基准源，驱动运放选用ADA4841低噪声轨至轨运放，并且使用±5V双电源供电，以实现其优异的性能，AD7980使用单5V供电，3.3V数字接口和外部单片机进行通信，由单片机控制各个芯片进行采样转换。

3块电路板的RC电路参数如表2所示。由于运放主要用于隔离前后级信号，实现阻抗变换功能，只要噪声足够低、带宽足够宽，就可以用于构建系统。所以测试电路板的驱动运放均选用ADA4841，保证低噪声、大带宽和足够的驱动能力。RC电路主要实现对输入信号进行滤波、衰减ADC采样尖峰脉冲干扰、提升ADC输入端信号质量，所以整个对比测试只针对不同的RC取值。

表2 测试板RC电路参数

对3个电路同时输入1Vp-p 10kHz偏置0.5V的正弦信号，保证输入信号在AD7980的有效输入范围内。控制3个电路进行采样转换，使用示波器跟踪AD7980模拟输入端的波形，将示波器的纵轴（电压幅度轴）调节到100 mV/格的档位以便于观测信号中的微弱噪声成分。实际测试上述3块电路板ADC输入端的波形如图5所示。

图5 3块电路板实测波形对比

图5（a）是电路板2和电路板1的对比测试图，图5（b）是电路板3和电路板1的对比测试图。图5（a）示波器的1通道是电路板2的AD7980输入端信号波形，图5（b）示波器的1通道是电路板3的AD7980输入端信号波形，示波器的2通道固定接在电路板1的AD7980输入端。从图中可以明显看出，根据公式计算所得参数设计的电路信号质量明显优于另外两电路；没有接RC滤波器的电路相比其他电路性能很差，既不能有效滤除输入信号的噪声，也不能衰减ADC采样产生的尖峰脉冲；电路板2虽然有RC电路，而且截止频率和电路板1一样，但是由于参数搭配不合理，不能有效地将干扰降到最低，只是比不接RC电路（直通方式）略有改善。

4 结束语

本文以严格的理论分析为基础，总结提出设计SAR型 ADC前端RC滤波电路参数的公式，同时还对ADC前级驱动运放的选择进行定量分析，给出科学的分析过程和合理的选择方法。以典型SAR型ADC AD7980为例，进行电路设计，通过实际对比测试，显示出利用公式设计的电路具有优良的性能，为设计满足实际系统需求、性能优良的前端电路提供科学依据，可作为设计SAR型ADC前端调理电路的重要参考。

[1]WaltK.The Data Conversion Handbook[M].Boston：Newnes，2004（2）：1-2，117.

[2]ADI.Approximation ADCs[DB/OL].http://www.analog.com.

[3]ADI.Analog Devices.AD7980[DB/OL].http://www.analog.com.

[4]Linear Technology.AN17.Considerations for Successive Approximation ADC[DB/OL].1995.http:www.linear.com.

[5]潘志东，刘增华.串行A/D转换器TLC2543原理及应用[J].电测与仪表，2001，38（3）：40-43.

[6]陈茹梅，郭建硕.AD7656型模/数转换器在信号采集系统中的应用[J].国外电子元器件，2006（2）：67-71.

[7]Linear Technology.AN82.Understanding and Applying Voltage References[DB/OL]1999.http:www.linear.com.

[8]Analog Devices.MT-048 Tutorial.Op Amp Noise Relationships；1/f Noise，RMS Noise，and Equivalent Noise Bandwidth[DB/OL].http://www.analog.com.

[9]Sergio F.基于运算放大器和模拟集成电路的电路设计[M]. 3版.刘树棠，朱茂林，荣玫，译.西安：西安交通大学出版社，2004：206-230.

Front-end signal conditioning circuit design for SAR analog-to-digital converter

FAN Ming-ming1，YANG Lu2，REN Chao-ying1
（1.College of Information and Communication Engineering，North University of China，Taiyuan 030051，China；2.State Key Laboratory for Electronic Measurement Technology，Taiyuan 030051，China）

For the purpose of designing an excellent performance signal conditioning circuit to adapt to the input of successive approximation（SAR）ADC.Considering and analyzing the analog input signal，ADC interface front-end，voltage references and digital interface，and according to the noise analysis theory，the authors gave detailed front-end RC filter designing equations and process.According to the filter bandwidth and system noise tolerance，the front-end driver amplifier was chosen.The result obtained by comparing the official reference circuit of the chip and comparing the actual test shows that the formula is effective and feasible.The analysis of the operational amplifier and selection is scientific and reasonable.All this provides a reliable basis for designing the front-end signal conditioning circuit.

SAR ADC；analog input front-end；signal conditioning circuit；filter design；amplifier selection

TN79+2；TH867+.91；TN911.7；TP202+.7

：A

：1674-5124（2014)06-0079-05

10.11857/j.issn.1674-5124.2014.06.021

2013-12-11；

：2014-01-23

范明明（1990-），男，江西抚州市人，硕士研究生，专业方向为电磁超声无损检测及其信号与信息处理。