基于PCM2902E的DRM接收前端设计*

2012-12-28卢起斌赵长青李正祥

电子器件 2012年3期

卢起斌，赵长青，李正祥

(中国传媒大学广播电视数字化教育部工程研究中心，北京100024)

传统模拟调幅广播(AM)自身存在传输质量差、业务单一、易被干扰等缺点，随着卫星广播、数字音频广播DAB(Digital Audio Broadcasting)、有线电视以及国际互联网(Internet)等多媒体技术的发展，中短波调幅广播的数字化已经成为迫切需求，DRM(Digital Radio Mondiale)技术正是在这样的背景下发展起来的。数字调幅广播DRM(ETSI ES 201 980)标准是世界数字调幅广播组织DRM(Digital Radio Mondiale)确立的30 MHz以下数字调幅广播标准［1］，能够同时应用于长、中、短波频段的非专利的数字广播系统标准。DRM很好地解决了模拟调幅广播的数字化问题，充分利用了数字音频压缩技术和数字编码传输技术的最新成果，不但保留了模拟AM广播的传统优点，如业务覆盖范围大，可适应移动接收等，而且显著提高了AM广播的声音质量，抗干扰能力大大加强，扩展了单一的业务，被认为是目前传统AM广播的最好替代者［2］。另外DRM标准可以实现当前AM发射系统到DRM系统的平稳过渡，给运营商和设备制造商带来成本节约。

本设计中DRM接收机的接收前端将模拟前端送来的射频信号进行A/D转换，把模拟信号转换成可以进行数字化处理的数字信号，在性能足够的处理器中进行下变频和下采样处理，然后送给计算机装载的软件接收机运行解码等操作，将DRM数字信号还原为音频信号和数据信号。

1 DRM接收前端整体设计

在现有条件下DRM接收机比较容易实现的接收方法之一是硬件接收前端下变频和基于PC的软件解调。该类型DRM接收机主要包括射频前端、模数转换电路、FPGA和基于PC的接收软件平台。其中FPGA主要完成数字下变频，下采样滤波等功能;PC机主要完成接收机的基带信号处理部分，恢复音频信号。

DRM接收机简单框图如图1所示，对于DRM接收机来说，其接收性能很大程度上由硬件接收前端性能决定，所以前端设计是DRM接收机的设计重点［3］。本设计主要完成了硬件接收前端模块，并通过PCM2902E完成向计算机传输基带信号。

图1 DRM接收机框图

2 A/D采样

本设计将射频前端送来的低射频信号直接进行A/D采样，所以选用性能优异的 AD9220器件，AD9220是ADI公司一款高性能、低功耗的12 bit模数转换器件，采用单电源供电，转换速率可高达10.0 MSPS［4-5］，具有真12 bit线性度和温度漂移性能以及11.5 bit或更佳的交流性能，其内置片内高性能、低噪声采样保持放大器和可编程基准电压源，或配置外部基准电压，以满足应用的直流精度与温度漂移要求。AD9220特别适用于下变频的通信系统，因为在差分输入模式下，采样保持放大器(SHA)可以实现远超过其额定奈奎斯特频率的出色动态性能。设计中，选用位宽较宽的AD9220，可以完成一定范围的数字AGC，利于简化电路的硬件设计。

AD9220具有单端输入或差分输入的灵活方式，本设计采用差分模拟输入，因此需要将单端输入转化成差分输入，在应用里，一个带有中间抽头的RF变压器就是产生差分输入的最好方式。如图2所示，这种输入方式不但不会带来额外的噪声和失真，而且还能起到隔离信号源的作用。

图2 AD9220变压器耦合输入

3FPGA控制器

采样数字信号进入FPGA后，首先完成数字下变频，产生12 kHz的中频信号，然后进行抽取滤波，降低到48 kHz的采样率，最后进行双相位标志码编码，发送给带有S/PDIF输入接口的PCM9202E声卡芯片。

3.1 数字下变频

A/D采样的数字信号，其采样速率非常高，不利于直接送到PC机进行软件处理，需要对信号进行下变频和抽取滤波处理变为48 kHz采样率的中频信号，以利于PC机的解调。数字下变频DDC(Digital Down Converter)技术是软件无线电的核心技术，包括数字混频器、数控振荡器和抽取滤波器［6］。基本结构框图如图3所示。

图3 下变频结构图

数字下变频(DDC)是紧接着A/D变换后进行的数字信号变换，是整个系统中数字运算量最大的一部分。数控振荡器(NCO)产生本振信号，与高频采样信号相乘，进行混频产生12 kHz的中频信号，其中，NCO的频率可调，以适应不同频率的射频信号，保证产生固定12 kHz的中频信号。NCO本振通过DDS来产生，DDS是直接频率合成技术(Direct Digital Frequency Synthesis)，与传统的频率合成器相比，直接数字频率合成(DDS)技术具有成本低、频率精度高以及转换时间短等优点。

混频后的中频信号仍然具有很高的采样率，需要进行下采样抽取。信号的载波频率fc=12 kHz，带宽B=9 kHz，所以截止频率f=fc+B/2=16.5 kHz。根据采样定理，采样率fs＞=2f=33 kHz。为满足PCM2902E对采样速率的要求，选择降低到48 kHz的采样率，这里采用适合高速率抽取的CIC滤波器来进行下采样。CIC滤波器常应用于高速抽取下采样系统中，没有乘法运算单元，结构简单，能对高采样率数据进行任意抽取因子的抽取。高采样率数据通过CIC滤波器抽取降到较低速率后送给HB滤波器，HB滤波器带内平坦度好，计算效率高，特别适合抽取因子等于2的幂次方抽取运算，经过HB滤波器进一步的抽取和抗混叠滤波，提取出有用信号［7］，完成下变频功能。

3.2 S/PDIF输出

本文采用了S/PDIF(Sony/Philips Digital Interface Format)这种被广泛应用的数字音频接口，是AES/EBU民用格式，被广泛应用于CD机，DAT和一些计算机声卡上。下面介绍它的编码格式和数据结构，S/PDIF的音频格式可以从16 bit扩展到24 bit，它所支持的信号采样率为32 kHz，44.1 kHz和48 kHz。IEC 60958标准规范S/PDIF传输中的数字信号采用“双相位标志码”(Biphase Mark Code)，简称BMC，是一种相位调制(Phase Modulation)的编码方法［8］，将时钟信号和数据信号混合在一起传输的编码方式。

编码原理是在时钟信号的作用下，用电平跳变来表示1或者0的编码，把一位逻辑数据分为两位逻辑电平，当数据为1时在其时钟周期内转变两次电平，让数据变成两个不同电平的码元，变成10或01，而当数据为0时则转变一次电平，变成11或00，与前一码元比较都发生跳变，如图4所示。由于每一位编码中都有跳变，不存在直流分量，因此BMC码具有很好的自同步能力和抗干扰性能，但是由于每一个码元都被表示成两个电平，所以数据的传输速率只有原来速率的一半。此外有关S/PDIF帧结构的内容可参见文献［8］。

图4 双相位标志码

4PCM2902E声卡

本设计选用带有S/PDIF输入接口的一款音频编解码器 PCM2902E［9］，PCM2902E 是一种由 USB总线供电的音频编解码器，内部集成的16 bit Delta-Sigma结构的ADC和DAC可以实现模拟信号的输入输出，一个S/PDIF数字解码器和一个S/PDIF数字编码器可以接收发送S/PDIF数字信号，片上集成了 USB接口全速收发器，数据接收接口符合USB1.1标准，PCM2902E的D+引脚与VDDI引脚之间的1.5 k上拉电阻使PCM2902E的USB接口以全速状态工作，如图5。PCM2902E内部采用TI采样周期适应性控制跟踪系统(SpAct)，片上模拟锁相环能够抑制时钟抖动，降低噪声［10］。

图5 PCM2902E总线供电配置电路图

PCM2902E输入信号可以自动选择为S/PDIF输入或者ADC的模拟输入，当器件检测到S/PDIF输入数据并且成功锁定数据，数据源自动转向为S/PDIF输入，否则，数据源选择为ADC的模拟输入。本设计采用S/PDIF接口输入数据，USB输出数据到PC机，最后由PC机进行软件解调，恢复出音频及其他数据信息。PCM2902E连上PC机的USB接口，操作系统就会自动检测到USB设备并安装好驱动程序，不需要设计开发专门的驱动程序，从而降低了设计工作量，提高了开发效率。