基于FPGA的压制性干扰源的研究与设计

苗新法，张小磊

（兰州交通大学 电子与信息工程学院，甘肃 兰州 730070）

无线通信技术的迅速发展和广泛应用给人们的生活带来了极大的便利,但同时也会被违法犯罪分子所利用，使失密、泄密的渠道更加难以控制。通过无线通信手段的失密、泄密问题日益严峻,同时也向保密技术和电子对抗技术提出了极大的挑战。无线通信是一个开放的电子通信系统,防止通过无线通信手段的失密行为最直接的方法就是在必要时对一定空间范围内的无线接收机进行压制式干扰,使其无法正常接收发射机发射的信号[1]。

压制性干扰的定义为用噪声或噪声样的干扰信号遮盖或淹没有用信号,阻止对方用电磁波获取目标信息。压制性干扰按频谱特性一般可分为宽带阻塞式、瞄准式和扫频式三大类。每种方式都有其特点和应用场合[2-4]。

传统的压制系统压制方式单一，频率范围小，系统结构复杂。本文提出一种结合模拟和数字方式，由FPGA作为主控，基于DDS原理的压制系统。本压制系统同时具备三种压制方式，频率范围大，中心频率和带宽步进可调。

1 系统基本原理

系统方案框图如图1所示。

高斯分布的基带噪声由噪声二极管齐纳击穿产生，经调理电路放大后，由ADC采样后送入核心处理器进行处理。在FPGA中构建伪随机序列虽然相对不复杂，但序列长度有限，实时性不好，所以本文仍然采用模拟的方式产生真正的噪声。在FPGA中构建的DDS模块为本系统的核心。DDS的基本原理如图2所示[5-6]。其输出频率fout=M×fclk/2N。其中，M为频率控制字，N为波形查找表的位数,本系统使用 20 bit；fclk为参考时钟，是本设计的DDS模块实际工作的等效时钟。FPGA选用Altera公司Stratix II系列芯片，系统倍频后的工作频率为140 MHz，四通道并行处理等效时钟为560 MHz[7-8]，故输出信号的频率分辨率为△f=fclk/2N=534 Hz。为了与标准射频设备兼容，本系统输出fout是中心频率为70 MHz的中频信号，对应的中心频率控制字为M0=217（0x20000）。以宽带阻塞式压制为例，介绍频率控制字的生成方法。

根据相关文献，宽带阻塞式压制一般选用噪声调频信号。噪声调频信号的时域表达式为：

其瞬时频率为：ω=ωc+kfm(t)，其中 ，m(t)为均值为0、均方差即功率为σ2的高斯白噪声，kf为调频指数。

由此可知，噪声调频信号的带宽仅与调频指数和信号功率有关，即仅与kfδ有关。

假设图1中基带噪声控制电路中所使用的ADC宽度为 N1位，DAC宽度为 N2位，取 N1≥N2，则采样最大值由压控放大器分级控制，均匀分为2N2级。若定义分级系数 k=1～2N2，则每级采样值，此值即对应的调制信号功率σ。使用FPGA内部的乘法器与ADC采样值ks相乘，得到频偏控制字Mf1，乘法器系数对应调制指数 kf，由于 Mf1始终为正，为了保证信号中心频率在70 MHz，还要减去频偏中心控制字M0+Mf1-Mf2即为最终的噪声调频信号的频率控制字，其实现原理如图3所示[9-10]。

由以上分析可知，若 M=12、N=8、kf=1～10，则输出信号的最小带宽即带宽步进 △fmin=△f×16=8.545 kHz，信号输出最大带宽为 △fmax=△f×4 096×10=21.875 MHz（实际输出信号带宽要低一个△f，为了分析方便作此计算）。当信号功率和调制指数有多种组合、可以满足同一个输出带宽要求时，为了减小采样量化误差，应尽量使采样值即噪声功率较大，使乘法器系数即调制指数较小。如输出 5 MHz带宽的噪声调频信号，取 k=195，kf=3，实际带宽 △fout=△f×(195×16-1)×3=4.997 MHz， 对应控制字范围为即0x1EDB8～0x21245。

图3中当信号带宽较大时可作为宽带阻塞式压制信号源；带宽较窄时即可作为瞄准式压制信号源[3]；使频偏控制字线性变化即可作为扫频式压制信号源。

为了把中频信号调制到更高频率上，本系统使用了上变频方案，其中程控本振使用ADF4350。ADF4350单芯片即可实现137.5 MHz～4 400 MHz的本振输出，并且集成小数分频器和整数分频器，使用三线制的SPI接口，输出功率、预分频器模数和分频系数可编程，ADF4350接口时序如图4所示。为了保证相位噪声等性能指标并降低滤波器和功放的设计难度，考虑实际需要，本系统本振输出为170 MHz～770 MHz，混频滤波后的信号范围为100 MHz～700 MHz。

图1中的控制接口，主要是人机接口以及与上位机之间的通信接口。

2 测试结果

图5为输出信号的频谱图，其中，图5(a)和图5(b)为中频输出带宽为20 kHz和2 MHz的扫频信号，每周期2 000个点，每个频点驻留时间 1μs；图 5(c)和图 5(d)为上变频后的频谱图，(c)图为中心频率 500 MHz、带宽1 MHz的噪声调频信号，(d)图为中心频率 300 MHz、带宽20 kHz的噪声调频信号。从图中可以看出，输出信号频谱分布与理论设计基本一致。

在2010年及以前的几年中，每次国家统一的大型考试中，通过无线电监测均能发现数个非法信号在传输作弊信息，但仅靠教育说服已不能完全杜绝，且每次仅能发现几个参与作弊的带接收设备进入考场的考生，极大地影响了考试公平，造成了不好的影响。在2011年底到2012年初的几次考试中，在相关执法部门的配合下，通过使用本设备，配合我校研制的监测和定位设备，使大部分非法接收设备无法正常接收信号，并缴获发送设备数台，抓获犯罪分子数人，保证了考试的公平公正。

本系统同样可以在电子战中作干扰源装备部队，应用于雷达对抗、电子干扰等。

本系统DDS信号输出为标准70 MHz中频信号，可与市场上的大部分厂家的上变频器和功放接口，进一步扩大其频率输出范围和功率输出范围，应用到更多的场合。

[1]吕波，张晓发.噪声压制式手机干扰机设计[J].电子工程师，2004，30（6）：28-30.

[2]胡修林，熊小兰.典型压制性干扰的建模与仿真[J].自动化技术与应用，2006，25（12）：75-77.

[3]洪韬，王超，张学斌.压制式毫米波干扰模拟器设计[J].电子技术应用，2008，34（8）：97-99.

[4]吕波，张晓发，袁乃昌.数字噪声调频宽带干扰源设计[J].电测与仪表，2008，20（1）：54-57.

[5]戈立军，吴虹，司敏山.基于 DDS技术的FM信号发生器的设计及其FPGA实现[J].南开大学学报（自然科学版），2007，40（6）：95-99.

[6]周俊峰.基于FPGA的直接数字频率合成器的设计和实现[J].电子技术应用，2002，28（12）：74-76.

[7]徐鑫，凌小峰，宫新保.宽带噪声调频信号产生系统的数字化硬件实现[J].航天电子对抗，2009，25（5）：47-50.

[8]周国富.基于 FPGA的并行DDS[J].电子技术应用，2007，33（10）：41-43.

[9]邓耀华，吴黎明，张力锴，等.基于FPGA的双DDS任意波发生器设计与杂散噪声抑制方法[J].仪器仪表学报，2010，30（11）：2256-2262.

[10]田书林，刘科，周鹏.基于双DDS的高速任意波形发生器实现技术[J].仪器仪表学报，2004，25（8）：557-560.