应对3DIC测试挑战的ATE解决方案Advantest V93000准备就绪

ScottC hesnut，Bob Smith

(Advantest America)

3D芯片属于多系统实体，其面临的测试挑战远远超过以往的单封装系统（SiP）和/或系统级芯片（SOC）。只有重要的基础设施都准备就绪，自动测试设备（ATE）才能在生产测试环境中取得成功。了解何谓真正的挑战时，最好的方法是排除已经有解决方案的挑战。

许多认识到的3DIC/TSV测试问题实际上已经有了解决方案。了解何种解决方案可以解决何种问题时，需要掌握测试仪特征和功能的相关专业知识。下文描述了Advantest V93000如何运用自身特征解决诸如此类的挑战。

1 测试程序软件维护—SmarTest程序管理器

随着芯片上增添了越来越多的功能，它们成为系统级芯片，然后成为单封装系统，并最终成为3DIC系统。见图1所示。

图1 芯片密度/复杂度的演变

对于3DIC装置，会先后对芯片级和堆栈级进行一定级别的测试。可对这两者采用相同测试程序的变化。这样便可减轻芯片测试与组装堆栈测试之间的相关负担。正确维护这些程序变化将需要严格的程序版本控制。

负责各层性能的测试、产品和设计工程师团队将会发现有必要进行合作。他们将会把目的是测试整个堆栈、已完工部分或单个裸晶层的大型主测试程序作为目标。

协同测试开发软件包必须能够记录并检验群组间互动最小和/或通信错误的测试程序模块。此外，它们还应当解决多平台客户因既定测试的知识产权源于基准数据、EDA工具、Verilog模拟和/或竞争性测试仪而产生的担忧。

Advantest smarTest程序管理器具有简化程序生成、版本控制、转化、以及缩短测试时间等诸多功能，并且使独立调试、修改、以及将变更重新整合到主测试流程中的许多工程师可以相互合作。SmarTest程序管理器非常适用于3DIC测试软件的开发、集成和维护任务。见图2。

图2 SmarTest程序管理器促进协作程序开发。

2 并发测试和多端口

在过去，人们专注于通过同时评估装置中的多个子组件来缩短测试时间。拥有单个时钟域和原始同步软件的旧测试仪很难做到这一点。

Advantest V93K使用128个独立的时钟域进行数字/模拟/RF测试。独立的时钟使V93K硬件和软件的多端口和并发测试特征成为可能（见图3）。这种粒状资源控制使任务模式测试得以完成。目标应用中的测试覆盖率有所提高。其效用在3DIC堆叠装配测试中变得很明显。假设可从各层顶端接近TSV垫片，则我们会看到如图4、图5、图6所示的结合/积层过程。各层TSV的信号类型各不相同。CPU层与下一层不同，以此类推。使用并发测试和多端口时，主测试程序将使用配置不同的端口来满足装配和测试同时发生时的各层测试需求。

图3 IC芯体的并发测试——将串联测试变为并联测试，使用并发测试框架和多端口可配置硬件。

图4 第1步：测试仪资源集的端口A用于询问第一堆栈层—中介片。

图5 第2步：测试仪资源集的端口B用于询问第二堆栈层-CPU。

图6 第3步：测试仪资源集的端口C、D和E用于同时询问含有数字、RF和模拟的第二堆栈层。

3 每个引脚时钟域

Advantest的多端口可以使用所需的硬件分配粒度来测试离散的3DIC层以及各层内的芯体。另一个类似的特征是Advantest PS1600和PS9G数字引脚的每个引脚时钟域功能。此功能使各层或其子功能可以运行于共计多达128个的异步时钟域中，每个域均支持3ns的独立周期。这将成为3DIC未来设计的要求。在堆栈层上整合多个IP芯体时需要多个时钟频率/域。随着越来越多的堆栈层装配在一起，任务模式设置和操作变得必要。针对3DIC测试的ATE需要支持灵活的多时钟域仪器以及一个配套的多端口。

在图7中，可将Advantest测试设备配置成能够以其异步时钟频率操作单独的各层。必须提供仅与周围有很小关联的点不同的时钟频率。需要多个频率不同且自由运转的时钟。PCIexpress、PXI、SLIM bus等协议应当在数字硬件的不同部分同时运行，而不相关的RF/混合信号活动会自动进行。

4 每个引脚协议引擎

由于3D芯片的构建和测试，已将底层设计为与尚未存在的其他层通信。这种类型的通信将在任务模式下进行。在装配其他层之前，测试仪必须作为“代理协议栈”。ATE必须执行剩余的尚未构建层的虚拟功能。这样可以促进目标层及其下面各层的任务模式测试。协议感知使堆栈“认为”其正在与剩余层对话，即使尚没有剩余层。执行协议感知的测试仪使测试仪可以作为堆栈剩余的尚未构建部分。

图7 穿过3DIC芯片堆栈端口和IP芯体的多时钟域

构建堆栈层时会产生物理挑战。既定信号集的xy位置在各层都不相同。可能会在第2层（图9）的位置F处发现在第1层（图8）的拓扑位置A处发送/接收PCIE信号的垫片。这被称为既定信号集的“空间平移”。

为了解决这一问题，在第2层上，可能需要位置A处的垫片来执行I2C协议而非PCIE。因此，各层都需要单独的探针装置，这意味着各层都需要单独的探针卡。此外，V93000端口粒度考虑了数字引脚从一个端口到另一个端口的动态重新分配，因此这将作为一个特例处理。用于测试某一层上的I2C的探针卡引脚被重新配置为另一层上的PCIE。这是因为V93000支持每个引脚协议引擎。相同的引脚可在不同的时间测试各层相同探针引脚的相关协议。

图8 正在位置A处测试PCIe端口。

图9 第3层的位置A作为存储接口测试。位置F现正在测试与第1层上相同的PCIe引脚——正从第3层的位置A处空间平移。

图10 位置A测试I2C协议。位置F与功率管理相接，并且同时使用不同的通信协议以异步频率测试。

如果空间平移将数字引脚移至RF或模拟信号，测试仪资源的功能会完全改变，这种解决方案就会变得无效。这需要将探针卡接线重新分配至不同的测试仪资源或本地继电器执行。

应对这种问题更切实可行的解决方案是在目的为将既定类型的信号发送至已经分配测试仪资源的探针卡区域的两层之间放置中介片。这样，就不需要单独的探针卡。

5 精密参数测试：硅穿孔（TSV）

TSV可生成新的装置泄漏电阻和电容路径，也可获取来自周围零部件的电子反馈信息。在所有供应商设计中，必须规划并理解经过TSV的信号通路。每个这样的路径都会影响性能和功耗。将新的裸晶添加到堆栈上之前以及装配堆栈之后，测量低泄漏电流可检测有无缺陷（见图11）。

制造工序中的精密测量能力是一个必要条件，因为装置工序团队将监控TSV直径、高度和氧化膜厚度、以及信号和电源路径。检查成千上万的TSV或者仅抽取关键的TSV便可证实其是不平凡的。

图11 3D TSV过程电容、电阻和泄漏路径

TSV和触点凸块的质量精密参数测量是3D制造取得成功的关键。以往的测试仪只是在精选的引脚上提供一定程度的精密参数测试能力。然而，如果没有非常精确的参数测试解决方案，则会导致多遍测试。

Advantest微微安培计是一种精密的并联DC测试解决方案，非常适用于解决该挑战。它可对并联的100个引脚进行毫微安培（nA）或微微安培（pA）测量以及精确的毫欧电阻测量。

图12是Advantest微微安培计单个引脚的方块图。每100个引脚相同，并且可单独编程。数字PPMU和精密pA参数测量可实现真正的一遍测试。这些pA通道均被路由至探针卡，使晶圆/裸晶测试所有关键的数字和精密参数测试能够一遍通过。

图12 Advantest 93000 pA测试仪的单通道方块图

此外，堆叠单个裸晶时，可能会因裸晶凸块间距和/或信号空间平移造成机械失配。因此，裸晶堆叠期间，需要通过互连技术将这两种物理上不同的设计紧急配合起来。使用中介片可提供解决这种设计问题的空间转换机构。

6 精密参数测试：中介片

“中介片”一词源于拉丁语interpōnere，表示“在……之间插入”。使用中介片可执行某层x/y位置处的信号向下一层信号的空间平移。中介片是使用导电路径发送信号的“中间”层。见图13。

图13 简化的中介片概念。来自底侧的信号被发送至顶部不同位置。同侧信号被发送至不同位置。

由于上述原因以及芯片设计者放弃了将信号发送至堆栈下一层/上一层所需的TSV x/y位置的责任，中介片将执行层内空间平移（以避免数字信号向RF信号的空间平移，并解决机械间距失配问题）（见图14）。如果将既定类型的信号（RF、数字、混合信号）发送至预先分配的已经连接了测试仪资源的探针卡区域（图15），则无需数字硬件（例如探查RF信号）。中介片将始终把信号重新发送至分配有所需测试仪资源的合适的探针卡矩阵区域。

但是使用中介片时产生了另一个要求：必须将信号发送至相应的探针卡位置以及堆栈中下一裸晶层所需的TSV位置。

图14 实际的中介片执行*

这意味着中介片必须实现两个目的：1）将信号发送至专用探针位置；2）将信号发送至下一层输入/输出TSV位置。图15中所述的中介片设计必须更改为如图16那样。在这里，中介片的TSV输入和输出与探针点处于不同的位置。按照建议将探针点置于信号迹线上会产生新的但易处理的问题。第一个问题是如果外露，探针点可能会接触到上一层的TSV。这个问题有许多解决方案可以解决，例如将探针点置于下一堆栈层的无活动位置。

图15 使用中介片将既定类型的信号重新发送至预先确定的遵循测试仪资源分配规定的探针卡位置。这样，进行生产测试时就无需使用其他探针卡。

接下来的一个问题是迹线路径产生的反射短截线。这些短截线可产生影响探针点处信号完整性的反射。这可以通过被探查信号的频率知识加以解决。假设短截线非常短（不到3mm）并且典型的RF传输频率约为5 GHz，如果中介片的介电常数（Er）可以尽可能地选低一些，则这种反射的干扰可以忽略不计。数字信号固有的噪声容限很大，如果对反射扰动的敏感性非常低，则也同样适用于高速数字信号。见图16。

图16 含有位置不同于信号输出/输入的探针卡垫片的中介片迹线产生反射短截线。

无论中介片的最终设计如何，中介片上的导电迹线将由小的几何结构组成，并且会严格对机械制造公差的限制。每个迹线的载流能力应当非常低-低得无法用标准ATE参数仪器测量。但是，必须加以监控，并且装置必须100%有效且符合规格要求。这是因为会在不测试下方TSV触点凸块的情况下结合到裸晶层上。如果中介片有缺陷，整个堆栈就会无效。因此，将中介片装配到3D堆栈上之前必须对其进行彻底的测试。

Advantest微微安培计能够测量非常低的电流和电阻，再次成功应对了这个测试挑战。因此，如果使用完全通过测试的中介片，便可解决空间平移与测试仪资源冲突的问题。中介片装配到堆栈上后，将进行TSV信号路径和凸块的探查。由于此类信号被发送至含有与合适测试仪资源相连的探针的信号区，因此可实现与相应TSV的接触。

7 结 论

虽然全球各地生产的3DIC TSV装置非常少，但是如果突然骤增，测试工程师们会发现自己没有可用的解决方案。这里讲述了Advantest V93000的特征以及它们是如何解决3DIC TSV测试挑战的。使用Advantest 93000测试系统可解决与软件版本控制、多时钟域、多端口和并发测试使用相关的问题。使用微微安培计对中介片和TSV信号完整性进行彻底的测试是一个必要条件，因为一旦装配到堆栈上就无法全面测试。