传输线上反射与串扰的仿真分析

王 娟， 杨明武

（合肥工业大学 电子科学与应用物理学院，安徽 合肥 230009）

随着当代电子技术的迅速发展，各种高速电路系统已经渗透到人们生活的各个领域。一个电路系统如果没有较好的信号完整性，就不能良好地工作，甚至可能完全不工作。对于大多数电子产品而言，当时钟频率超过100MHz时，信号完整性效应就变得很重要了。随着电路的集成度与时钟频率的不断提高，信号的完整性问题已经严重影响到产品设计的成功与否。本文针对互联线对高速电路带来的几种常见信号完整性问题进行分析［1－2］。

1 高速电路信号完整性

高速电路是指由于信号的高速变化，使得一些在低速电路中没有发生的模拟特性发生了变化的电路。通常约定如果传输延迟大于驱动端信号上升沿的1／2，就认为此类电路是高速电路并产生传输线效应。一般当数字电路的频率达到或超过50MHz，且工作在此频率之上的电路部分占整个系统的1／3以上，就可以称为高速电路。

信号完整性（Signal Integrity）广义上是针对在高速产品中由于互联线引起的所有问题，它主要研究互连线与数字信号相互作用时其电气特性参数如何影响高速产品的性能。这些问题可以归结为噪声、时序、电磁干扰（EMI）3个大类。互联线对高速电路的影响大部分为噪声问题，常见的噪声问题有振铃、反射、串扰、开关噪声等，而所有与噪声有关的效应都与下面4类特定噪声源中的一种有关［3－4］：

（1）单一网络的信号完整性，在信号传输或返回路径上由于阻抗突变而引起的反射与失真。

（2）2个或多个网络间的串扰，回路之间耦合的互电容和互电感。

（3）电源和地分配中的轨道塌陷，在电源／地网络中的阻抗压降。

（4）来自系统的电磁干扰和辐射［5］。

1.1 传输线的反射

当信号从发射端输出时，把互联线看作一个阻抗网络，信号沿着互联线传播时，它将不断感受到来自于互联线的瞬态阻抗。如果信号感受到的阻抗不变，就不会产生反射。信号感受到阻抗发生变化时，就会在阻抗变化的地方产生反射，并且余下的信号部分在继续传播时也产生了失真现象。如果反射信号程度足够大，就会导致信号的畸变和误触发。图1所示为简单的反射原理图。

图1 信号反射示意图

引起反射的主要原因是传输线上的阻抗失配，阻抗失配越严重，反射就越大。衡量信号反射大小的是反射系数ρ，它表示反射电压与入射电压的比，为方便计算，一般用阻抗的比值来表示其大小，即

其中，Z1和Z2分别为变化前和变化后的特征阻抗。任何横截面或者网络几何形状改变都会使信号所感受到的阻抗发生变化，这一特征称为突变。减小突变的方法是让信号所感受到的阻抗保持不变，一般通过以下步骤来实现：首先是使用可控阻抗互联线，通常是指使用均匀的传输线；其次，使用可以让沿线阻抗保持不变的布线拓扑结构；最后，在关键地方放置端接电阻使其达到阻抗匹配来控制反射［6］。

1.2 信号的串扰

串扰是指信号在传输线上传播时，产生的电磁场通过互容和互感对相邻的传输线产生耦合噪声。在高速电路设计中，串扰是普遍存在的现象。大量的串扰首先会改变传输线的传输特性，即改变传输线的特性阻抗和传输速度，影响系统的时序和信号完整性；其次会对其他传输线产生干扰噪声，进一步降低信号质量和减小噪声容限。

一般地，信号间的串扰受很多因素的影响，例如：线间距大小、传输线的形状、端接技术等等。常用的改善串扰方法有［7］：

（1）在条件允许的情况下，尽量增大走线之间的距离，减小耦合线的长度，必要时可采用jog走线方式，即对于平行长度较长的2根信号线，在布线时，间断式地将间距拉开，这样既可以节省资源，又可以有效抑制串扰。

（2）在确保信号时序的情况下，尽量选择上升沿和下降沿较慢的器件。

（3）PCB叠层设计时，在满足阻抗要求的前提下，应尽量使导体靠近地平面或电源平面。

（4）在空间允许的情况下，在串扰较严重的2条信号线之间插入一条地线，减少2条线之间的耦合，进而减小串扰。

1.3 轨道塌陷噪声

轨道塌陷噪声是指当通过电源和地的电流发生变化时，在电源路径和地路径之间的阻抗上会产生一个压降。这就使得供给芯片的电压变小，把它看作是电源和地之间的电压塌陷［8］。

目前高性能处理器和一些专用集成电路的发展趋势是低电压源供电，高功率消耗。这就意味着在更短的时间内将会有更大的开关电流，这时可容忍的噪声将变小。随着驱动电压的减小和电流量级升高，任何与轨道塌陷有关的压降都将变成一个越来越严重的问题。而电源层和地之间使用超薄、高介电常数叠层技术将有助于使轨道塌陷噪声减到最少［9］。

1.4 电磁干扰

电磁干扰（EMI）问题包括噪声源、辐射传播路径和天线3个方面。最常见的电磁干扰源有2类：① 部分差分信号转成共模信号，最终在外部的双绞线电缆上输出；②电路板上的地弹在外部单端屏蔽线上产生共模电流。产生辐射的大多数电压源来自电源和地分配网络。通常减小轨道塌陷噪声的设计也能降低辐射［10］。

2 传输线上反射与串扰的仿真分析

2.1 反射问题的仿真分析

本文使用Hyperlynx软件对信号完整性中反射问题进行仿真，仿真的基本条件为：顶层微带传输线，线宽W＝0.15mm，电介质的相对介电常数为4.5，通过Hyperlynx里的仿真工具使走线的特征阻抗控制在75Ω，以仿真Hyperlynx的LineSim中的时钟信号为例，信号驱动器和接收器均使用器件的IBIS模型。

图2所示为电路未加处理时的反射波形，可以看出此时的电路产生了严重的过冲和振铃现象。这样的信号在电路中是无法使用的。图3所示为在电路中接一个端接电阻，使电路基本达到阻抗匹配，此时的信号波形变得比较平滑。由此可见，端接对于消除电路的反射具有良好的效果。

图2 未加端接时的反射波形

图3 端接以后的反射波形

2.2 串扰问题的仿真与分析

使用Hyperlynx软件对串扰进行仿真，观察采用不同方法时，线路中串扰的变化。以基本的串扰双线模式，即2根并行的微带传输线为例。仿真的基本条件为：顶层微带传输线，2根线的线宽均为W＝0.2mm，电介质的相对介电常数为4.3，平行耦合长度L＝20cm，2根线间距P＝0.2mm，各层之间电介质厚度为0.25mm，以仿真Hyperlynx的LineSim中的时钟信号为例，信号驱动器和接收器均使用器件的IBIS模型，驱动信号的上升（下降）沿为1ns，传输高电平为3.3V。在没有进行任何改良的情况下仿真得到的波形如图4所示。

图4 简单串扰示意图

从图4中可以发现，原始电路的串扰和反射问题都很严重。线路的串扰最大值达到1.1V左右，已经达到了入射电压的1／3。

首先只改动2根微带线之间的距离，将原间距0.2mm改为0.4mm，得出的仿真结果如图5所示。由图5可知，将间距增加1倍以后，串扰值只有约0.6V，减小了近1／2。因此，增加线间距有利于减小串扰影响。

图5 P＝0.4mm时的串扰

然后，将各电介质层的距离减小1／2，即将电介质的厚度减去1／2，再进行仿真，如图6所示。

图6 介质层之间为0.125mm时的串扰

可以发现，串扰在原来的基础上又降低了很多，只有0.3V左右，说明减少电介质层的厚度是有利于降低串扰影响的。这是由于当导体与地平面或者源平面靠近时，信号路径与返回路径之间的环路面积减小，产生的电磁场强度减弱，也就减少了对相邻信号线的干扰。

在基本条件下，即微带线间距为0.2mm，介质层厚度均为0.25mm，改变驱动源的上升（下降）沿，从1ns增加到3ns，仿真结果如图7所示。与图4相比，这时的串扰降到了原来的1／2以下，只有0.5V左右，表明延长驱动源的上升（下降）沿，可以有效减小串扰的影响。

图7 上升（下降）沿为3ns的串扰

由图2和图3可以发现，端接的方法可以大大减轻反射的程度，尝试在消除串扰的电路中也加入端接电阻。在2条线路的源端各接1个端接电阻，匹配阻值可由计算得出，仿真结果如图8所示。可见，经过端接处理后，反射和串扰都大大减小，串扰只有大约0.4V，反射也基本消失不见。

图8 端接后的仿真示意图

由以上仿真结果可以得出，针对不同的信号完整性问题应采取不同的解决方法，如果是信号的反射、过冲与振铃比较严重，在负载端或者源端加入端接电阻可以很好地得到解决；串扰情况比较严重时，可以将走线间距拉大或缩短平面层与走线之间的距离，但随着走线和参考平面层的距离减小，走线的特性阻抗也会跟着降低，因此要注意调整端接电阻的阻值。

3 结束语

本文介绍了影响信号完整性的几种常见问题，包括传输线的反射、串扰、轨道塌陷噪声和电磁干扰，并给出了相应的改善方法。结合理论分析，利用Hyperlynx软件，对传输线的反射和串扰问题进行建模仿真。结果发现，采用对源端或者负载端进行端接的方法，可以大幅减弱串扰信号，基本消除反射，而加大走线间距、缩短平面层与走线之间的间距或者是减小信号的上升（下降）沿，都可以对串扰产生明显的抑制作用。在实际电路设计中，需要根据不同的情况，选择解决信号完整性问题的最优方法。

［1］张海风.Hyperlynx仿真与PCB设计［M］.北京：机械工业出版社，2005：55－70.

［2］于正永.偏心带状线不连续性等效电路的研究［J］.合肥工业大学学报：自然科学版，2009，32（9）：1335－1337.

［3］杨洪军.信号完整性分析及其在高速PCB设计中的应用［D］.成都：电子科技大学，2006.

［4］Young B.数字信号完整性：互连、封装的建模与仿真［M］.李玉山，译.北京：机械工业出版社.2009：39－72.

［5］Johnson H，Graham M.高速数字设计［M］.沈 立，朱来文，陈宏伟，等，译.北京：电子工业出版社，2004：1－15.

［6］张木水，李玉山.信号完整性分析与设计［M］.北京：电子工业出版社，2010：47－60.

［7］Bogatin E.信号完整性分析［M］李玉山，译.北京：电子工业出版社.2005：165－178.

［8］余永莉.数字电路设计中的信号完整性分析［J］.合肥工业大学学报：自然科学版，2004，27（7）：843－846.

［9］乔 洪.高速PCB信号完整性分析及应用［D］.成都：西南交通大学，2006.

［10］周博远，于立新，褚军舰.IBIS建模和PCB信号完整性分析［J］.微电子学与计算机，2010，21（10）：111－113.