基于二维数值仿真技术的局部场氧化形状建模

陈晓敏

(成都工业学院信息与计算科学系，四川成都 610031)

0 引言

硅局部场氧化 (local oxidation silicon，LOCOS)技术是硅基CMOS工艺中实现隔离的重要技术之一［1］，特别是对于一些晶体管尺寸要求不是很高的芯片中(例如功率IC)，由于其简单，易控制的特点，被大量使用。LOCOS技术也大量用于横向功率器件的场板技术［2］中，可大大降低结边缘的电场，从而提高功率器件的击穿电压和可靠性。

由于氧化的各向同性以及氧化硅与氮化硅之间的应力作用，LOCOS技术生成的氧化层被称作的鸟嘴［3］。鸟嘴结构的存在对于器件性能具有显著的影响，如其对金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor，MOSFET)阈值电压的调整(也称窄沟效应［4］)，对功率器件横向电场的调节等。

虽然很多半导体仿真软件将工艺仿真和器件仿真融为一体，但工艺仿真较为复杂，增加了半导体器件的设计周期。本文提出了一种估算鸟嘴形状的简易模型，可以根据该模型计算出鸟嘴的基本参数，直接应用于半导体器件的仿真以及估算中去，大大节约了设计时间。

1 LOCOS工艺流程及提出的形状模型

LOCOS工艺分为3个步骤:1)氮化硅的淀积及刻蚀(氮化硅的作用是做氧气扩散的掩模版);2)氮场氧氧化;3)氮化硅去除，如图1所示。值得注意的是，在氮化硅掩模版淀积之前，一般要生长一层较薄的氧化层，其目的是减小氮化硅与硅之间的应力［5］。显然，由于氧的横向扩散，“鸟嘴”使氮化硅掩模版定义的场氧区变得更大。

图1 S－Tusprem4软件仿真的LOCOS技术的工艺流程及鸟嘴的生成Fig.1 Process flow of the LOCOS and the birth of“bird's beak”by S－Tusprem4 process simulator

图2 不同场区宽度的LOCOS上水平面图形Fig.2 Upper shape of the LOCOSwith varied width of Field Region

本文首先对于不同场区宽度的LOCOS结构进行了仿真，得出如图2所示的表面氧化层的形貌曲线。需要注意的是，仿真结构为对称结构，对称轴为虚实线X=3μm。很容易看出，随着场区宽度的变窄，场氧厚度大大降低，这是由氧化的各向同性造成的。当场氧宽度的W无限大时的场氧上的水平面厚度)，根据经典的氧化硅与硅的体积比例［6］，Tmax=0.55Ttotal，T是场氧上的水平面厚度，该值由Tmax和W决定。TB是氮化硅掩模版边缘的上水平面场氧厚度，该值与场区宽度无关，只由氧化条件决定，即可以认为其与Tmax成比例。

图3 本文提出的鸟嘴形状模型Fig.3 Proposed model of the“bird beak”

本文利用最小二乘法，给出了拟合函数T(W，Tmax)为

图4为拟合曲线与仿真数据的对比，其平均拟合平方误差(rootmean square error，RMSE)为7e－4。根据图4的曲线可以得知，当场氧宽度无限长的情况下，其厚度趋于一定值，也即是本文中的Tmax。另一方面，当场氧宽度降低时，场氧厚度也大大减弱，这与应力及氧化过程中的负载效应有关。

图4 场氧厚度随场区宽度的函数拟合Fig.4 Fitting of the function for the thickness of the field oxide vs width of the field oxide

本文提出的模型如图3所示，其中Tmax是指在一维条件下除去薄氧化层的场氧上的平面高度(即

根据仿真数据，TB=0.537Tmax。根据图2所示的工艺仿真结果，tanθ约为 0.35，则 X0=－0.2Tmax，Xt=2.666 5Tmax。至此，上半部分“鸟嘴”形状可以用下面的分段函数Tu表示(视氮化硅掩模版边缘为原点)

对于设计者，可首先根据工艺条件，参照Deal－Grove模型［4］，估算出Tmax的数值。接着利用设计的掩模版窗口的宽度W，计算出各段氧化层的厚度，即可迅速估算出鸟嘴的形状，将其输入器件仿真软件中，即可得到相应的器件特性。

2 结论

本文通过二维数值仿真软件得出了场氧区宽度对场氧厚度的依赖关系，然后提出了一种“鸟嘴”形状的模型，并通过最小二乘法进行了参数拟合，以分段函数的形式给出了鸟嘴形状的建模。该模型的建立可以使器件设计者直接跳过繁琐的工艺仿真，直接进行器件性能的数值仿真，大大减小了器件设计的时间，具有较大的实际意义。

［1］SEIICHI ISOMAE，SHUICHI YAMAMOTO，SHIGERU AOKI，AKIO YAJIMA.Oxidation－Induced Stress in a LOCOS Structure［J］，IEEE Electron Device Letter，1986，7(6):368－367.

［2］肖小虎，高珊，陈军宁，等.功率LDMOS中的场极板设计［J］.电子技术，2010，05:79－81.

XIAO Xiao－hu，GAO Shan，CHEN Jun－ning，etal.Design of field plate in power LDMOS［J］.Electronic Technology2010，05:79－81.

［3］戚盛勇，金晓冬.MOS器件“鸟嘴区”电学特性研究”［J］.半导体学报，1996，17(12):902－906.

QI Sheng－yong，JIN Xiao－dong.Electrical characteristics of‘beak area’by MOS devices［J］.Journal of Semiconductors，1996，17(12):902－906.

［4］LIE HERBERT，HONG K M，CHENG Y C，et al.The Narrow－Channel Effect in MOSFET'sWith Semi－Recessed Oxide Structures［J］.IEEE Transaction on Electron Device，1990，37(3):692－701.

［5］唐碧华，刘元安.部分导体柱的静电场［J］.北京邮电大学学报，1995，18(1):73－78.

TANG Bi－hua，LIU Yuan－an.Electrostatic Field in some cylindrical conductor［J］.Journal of Beijing University of Posts and Telecommunications，1995，18(1):73－78.

［6］KOBAYASHI Toshio，NAKAYAMA Satoshi，MIYAKE Masayasu，et al.Nitrogen In－Situ Doped Poly Buffer LOCOS:Simple and Scalable Isolation Technology for Deep－Submicron Silicon Devices［J］.IEEE Transaction on E－lectron Devices，1996，43(2):311－317.

(编辑:王敏琦)