MFSK调制电路的FPGA设计与仿真

雷能芳

（渭南师范学院 物理与电子工程系，陕西 渭南 714000）

数字调制信号又称为键控信号，数字调制过程中处理的是数字信号，而载波有振幅、频率和相位3个变量，且二进制的信号只有高低电平两个逻辑量1和0，所以调制的过程可用键控的方法由基带信号对载频信号的振幅、频率及相位进行调制，最基本的方法有3种：正交幅度调制（QAM）、频移键控（FSK）、相移键控（PSK）。根据所处理的基带信号的进制不同分为二进制和多进制调制（M进制）。多进制数字调制与二进制相比，其频谱利用率更高[1]。笔者研究了基于DDS技术的MFSK（多频键控）调制电路FPGA实现方法，并给出了simulink环境下的仿真结果。

1 DDS工作原理

DDS主要由相位累加器、函数表ROM存储器、D/A转换器及低通滤波器组成，其基本原理如图1所示。正弦波的信号幅值以数据表的形式存储在ROM存储器中，相位累加器在时钟的作用下以频率控制字为步进进行相位累加，累加结果依次作为ROM存储器的地址，取出相应的幅值数据送D/A转换器，以产生阶梯波形，阶梯波形经低通滤波器滤波后得到相应的正弦波。

设时钟频率为fc，输出频率为fo，频率建立字用相位增量△φf表示。

图1 直接数字频率合成器原理框图Fig.1 Schematic of DDS

输出频率与查询表ROM的输出位数M无关。在一定的时钟频率fc下，相位增量△φf决定了合成信号的频率，因此△φf被称为频率控制字，习惯上用K表示。因此合成信号的频率为

当时钟频率fc固定时，改变频率控制字，可以改变合成信号的频率fo。当K=1时，输出频率最低，即

式中，△fo为DDS的频率分辨率。

2 MFSK调制电路的基本原理

MFSK系统是2FSK（二频键控）系统的推广，该系统有M个不同的载波频率可供选择，每一个载波频率对应一个M进制码元信息，即用多个频率不同的正弦波分别代表不同的数字信号，在某一码元时间内只发送其中一个频率。

MFSK调制电路原理图如图2所示[3]。图中串／并变换电路和逻辑电路将输入的二进制码转换成M进制的码，将输入的二进制码每k位分为一组，然后由逻辑电路转换成具有多种状态的多进制码。控制相应的M种不同频率振荡器后面所接的门电路，当某组二进制码来到时，逻辑电路的输出一方面打开相应的门电路，使该门电路对应的载波发送出去，同时关闭其他门电路，不让其他载波发送出去。每一组二元制码（log2M位）对应一个门打开，因此只有M种频率中的一种被送出。因此，当一组组二进制码输入时，加法器的输出便是一个MFSK波形。

图2 MFSK调制电路原理图Fig.2 Schematic of MFSK modulator circuit

3 MFSK调制电路框图

MFSK调制电路框图如图3所示（M=4）。其主要由串/并转换器、正弦载波发生器及4选1数据选择器等组成。其中正弦载波发生器是调制电路的核心，它是基于DDS（直接数字频率合成）技术进行设计的。串/并转换器将基带信号转换成两路并行信号输出，并行输出信号共有4种状态:“00”、“01”、“10”及“11”。 4 选 1 数据选择器受并行输出信号的控制，因而可对4个不同的频率控制字f1、f2、f3、f4进行选择，得到需要的MFSK调制信号。

图3 MFSK调制电路框图Fig.3 Block diagram of MFSK modulator circit

4 MFSK调制电路的FPGA设计与仿真验证

DSP Builder是美国Altera公司推出的一个面向DSP开发的系统级工具，作为Matlab的一个Simulink工具箱，可以帮助设计者完成基于FPGA的DSP系统设计的整个流程：通过Simulink的图形化界面进行建模和系统级仿真，并自动调用QuartusⅡ等EDA设计软件，完成综合、网表生成以及器件适配乃至FPGA的配置下载等，使得系统描述与硬件实现有机地融为一体，充分体现了现代电子技术自动化开发的特点与优势[4]。更为重要的是基于Simulink平台利用DSP Builder库进行FPGA设计有两大优点：1）DSP Builder支持外部HDL代码导入，并生产相应的模块（block），可以在系统的模型设计中使用[5]，为系统的 FPGA设计提供很大的方便；2）Simulink工具箱有虚拟仪器，使仿真更直观、方便。因此，MFSK调制电路的设计采用VHDL文本和Simulink模型图设计相结合的方法。

4.1 子模块的VHDL设计

在具体的设计过程中，可能会有一部分VHDL代码已经设计完成，不希望再次用DSP Builder来描述，或者用VHDL代码直接描述某些电路模块会比用Simulink模型图描述更为简便，这就需要导入外部的HDL代码。

串/并转换器及4选1数据选择器两个子模块可以在QuartusⅡ环境中采用VHDL代码进行设计[6]，也可以基于Simulink平台利用DSP Builder库进行模型图设计，而用VHDL代码直接描述比用Simulink模型图描述更为简便，故以上两个模块均在QuartusⅡ环境中，采用VHDL代码进行设计描述与编译。

4.2 系统模型图设计

图4为基于Simulink平台建立的MFSK调制电路模型图。首先利用DSP Builder库的HDL Import模块将设计的串/并转换器chuan_bing及4选1数据选择器mux41两个子模块对应的文本文件导入，将文本设计转变成为DSP Builder元件模块，然后按图4调用DSP Builder和Simulink库中的其他图形模块建立系统模型图，并设置相应模块参数。其中f1、f2、f3、f4为4个不同的频率控制字，X为系统基带信号。SinLUT模块为正弦波查找表，其内部放置正弦波数据，Parallel Adder Subtractor模块为相位累加器，Delay为延迟器。相位累加器以4选1数据选择器的输出为步进进行相位累加，累加结果依次作为正弦波查找表的地址，取出相应的正弦波数据以得到MFSK调制信号。

4.3 系统仿真验证与实现

完成模型设计之后，可以在Simulink中对模型进行系统仿真，仿真结果如图5所示。仿真结果表明，所设计电路功能正确。然后双击SignalCompiler模块，将模型设计转换成可综合的RTL级VHDL代码，并对其进行综合，并在QuartusⅡ环境中打开SignalCompiler建立的工程文件，选择器件、锁定引脚，完成适配后下载至FPGA芯片中。

图5 仿真波形Fig.5 Simulation waveform

5 结束语

用FPGA和DDS技术实现MFSK信号调制，具有静态可重复编程和动态在系统重构的特性，极大地提高了电子系统设计的灵活性和通用性，大大缩短了系统的开发周期。而且随着技术的发展，FPGA的性能越来越高，价格则逐步降低，芯片的处理速度更快，片内资源更大，这将给FPGA在信号处理领域的应用提供更为广阔的空间。

本文创新点：基于Simulink平台利用DSP Builder库进行FPGA设计，能利用DSP Builder库的HDL Import模块将HDL文本设计转变成为DSP Builder元件，在系统的模型设计中使用，为系统的FPGA设计提供很大的方便。

[1]杨大柱.基于FPGA的MFSK调制电路设计与仿真[J].微计算机信息，2007，23（04Z）:219-220.

YANG Da-zhu.Design and simulation of MFSK modulation circuit based on FPGA[J].Microcomputer Information，2007，23（04Z）:219-220.

[2]雷能芳.基于DDS技术的数字移相正弦信号发生器的CPLD设计与仿真[J].科学技术与工程，2009，9（4）:1009-1011.

LEI Neng-fang.Design and simulation of digital phase shift signal generator based on CPLD and DDS [J].Science Technology and Engineering，2009，9（4）:1009-1011.

[3]孙志雄，李太君.基于VHDL的MFSK调制电路设计与仿真[J].通信技术， 2009，42（2）:66-68.

SUN Zhi-xiong，LI Tai-jun.Design and simulation of MFSK modulation circuit based on VHDL[J].Communications Technology， 2009，42（2）:66-68.

[4]陈虹，崔葛瑾.基于FPGA的系数可调FIR滤波器设计[J].实验室研究与探索，2008，27（6）:47-50.

CHEN Hong，CUIGe-jin.Design ofFIR filterwith adjustable coefficients based on FPGA[J].Research and Exploration in Laboratory，2008，27（6）:47-50.

[5]潘松，黄继业，王国栋，等.现代DSP技术[M].西安：西安电子科技大学出版社，2003:109-111.

[6]王振红.VHDL数字电路设计与应用实践教程 [M].北京：机械工业出版社，2006:87-89.