APP下载

铁电存储器在存储测试系统中的应用

2011-06-05张毅申川

电子设计工程 2011年21期
关键词:存器铁电低电平

张毅,申川

(中国工程物理研究院总体工程研究所 四川 绵阳 621900)

环境试验中采用的存储测试技术是将数据采集、信号调理及数据存储3部分集成于小型记录仪中,置入到被测试件体内与被测试件一起进行跌落等高撞击环境试验,实时完成信息的快速采集与记忆,试后回收记录仪,由计算机处理和再现加速度时间历程曲线的一种动态测试技术。

为实现双通道200 ksps同步采样,存储时间10 s的存储测试系统,设计了基于16位高速转换器AD7654、非易失性高速并行FRAM存储器M28W640和C8051F340的并行数据转换存储电路,文中主要介绍了存储器与C8051F340的接口电路及相应的读写中断服务程序。

1 高速并行FRAM存储器的主要特点及功能

在数据存储上,分析研究了多种存储介质的特性后,采用了非易失性高速并行FRAM存储器M28W640。

美国Ramtron公司铁电存储器(FRAM)的核心技术是铁电晶体材料,这一特殊材料使铁电存储器同时拥有随机存取记忆体(RAM)和非易失性存储器的特性,所以不需要定时刷新,能在断电情况下长期保存数据,具有高速读写、超低功耗和无限次写入等特性,并且温度特性优越,抗辐射能力强,特别适合在航天军工领域中使用[1-3]。

M28W640的主要特点是:64 Mbit铁电非易失性随机,结构为4 Mbit×16位;页操作模式达到40 MHz;无限次的读写次数,写数据无延时;与SRAM兼容;低功耗操作;工作电压:2.6~3.6 V,待机电流 18 mA,其管脚主要功能如表 1 所示。

表1 管脚功能Tab.1 Function of electron tubes

M28W640通过6种标准的总线操作来控制,即总线读(Read)、 总 线 写 (Write)、 输 出 禁 止 (Output disable), 待 命(Standby),待命和复位(Standby and reset)。 文中简要介绍前两者。

总线读操作用于将存储阵列中的内容读出来,为了执行读操作,片选E和输出使能G都必须为低电平。片选E应被用于使能芯片,而输出使能G应用于将数据导出。读数据依靠以前写入存储器的命令,见图1的波形图,当离开复位态或在加电后,写模式是芯片默认状态;总线写操作是将命令写入存储器或者将输入的数据锁存。当片选E和写使能W都处于低电平,且输出使能G高电平时,写操作被激活。无论谁先出现,当遇见写使能W或片选E的上升沿时,命令、输入数据和地址被锁存住。见图2(E控制)。

图1 读波形Fig.1 Read AC waveforms

图2 写波形,片选控制Fig.2 Write AC waveforms, chip enable controlled

2 接口电路设计

设计上首先需要考虑的是系统可靠性、稳定性,其次是小型化、多功能集成化。为此采用了带ADC和USB接口控件的Cygnal C8051F系列集成SOC混合信号片上系统C8051F340对存储器进行逻辑时序控制,其具有高速、低功耗、集成度高、体积小,低功耗的特点。C8051F340使用Silicon Labs的专利CIP-51微控制器内核,与MCS-51指令集完全兼容,具有标准8052的所有外设部件,包括4个16位计数器/定时器、两个具有扩展波特率配置的全双工UART、一个增强型SPI端口、多达4 352字节的内部RAM、128字节特殊功能寄存器(SFR)地址空间及多达40个I/O引脚。

接口电路如图3所示,其中P0口分配给16 bit的AD转换器及锁存器的控制端。P1.0~P1.7连接8位数据端口,上位机通过P1口读写存储器;系统实现双通道200 ksps采样10 s,且16位分辨率的 AD转换, 需 22根地址线占用 P2.0~P4.5口,用来给4 MW的外存储器寻址。P4.7、P4.6接 M28W640的片选E和输出使能G,存储器数据输入端口DQ1~DQ15直接与AD转换器的输出D0~D15连接,系统采用上电立即开始转换并将采样结果直接写入存储器的方式,这里不详细叙述

[4]。

由于存储器采用4 Mbit×16位的存储模式,而数据总线端口P1仅8位,所以当上位机读写外存储器中数据时,都需要一个8 bit数据锁存器[5-6]。选用74HC373低噪声高速锁存器,当锁存使能LE为高电平时,在D0~D7端的数据进入锁存器中D型触发器,此时触发器中数据随输入数据的变化而变化,但当LE变为低电平时,将LE的下降沿时的数据锁存住,此时锁存器中数据不再变化。当OE变为低电平时,将锁存的8位数据输出到数据总线上。如图,P0.4接锁存器D12的输出使能端 OE1,P0.3接锁存器 D13的输出使能端 OE2,D13锁存器的输入使能端LE2与M28W640的输出使能端G相连,D12锁存器的输入使能端LE1与M28W640的写使能端W相连。

3 读写程序

外存写函数,用于将采样参数设置等数据写入外存储器。将16 bit数据通过8位数据线传输到存储器,需要通过D13锁存器先将高位字节锁存再和低位字节一起送入外存储器中,部分程序如下:

图3 接口电路Fig.3 Circuit of interface

外存读函数,用于将外存储器中存储的数据回读到上位机。P1口接M28W640的低位数据 DQ0~DQ7,M28W640的高位数据DQ8~DQ15通过锁存器D12再接到P1口。这样先将M28W640输出的高字节锁存进D12,在低字节读出后再读出高字节。

4 结束语

存储测试系统在环境试验的某些特殊场合使用,可以避免使用测量导线带来的不便,采用铁电存储器作为存储元器件,能够快速准确地记录试验数据,并且长时间保存存储数据,延长实时数据记录仪的使用寿命。同时,铁电存储器可以简化系统硬件设计和软件编程,降低系统成本,提高系统的可靠性。

[1]赵添,张英杰,任思颖.浅谈航天领域中的铁电存储器[J].科技创新导报,2010,36:11.ZHAO Tian,ZHANG Ying-jie,REN Si-ying.The discuss of FRAM in aerospace engineering[J].Science and Technology Consulting Herald, 2010,36:11.

[2]SheikholeslamiA, Gulak P G.A survey ofcircuit innovations in ferroelectric random access memories[J].Proceedings of the IEEE,2000,88(5):667-689.

[3]Kim K,Song Y J.Integration technology for ferroelectric memory devices[J].Microelectronics Reliability,2003,43(3):385-398.

[4]刘航,张玉红.串行铁电数据存储器在智能配电箱中的应用[J].吉林建筑工程学院学报,2010,27(4):57-59.LIU Hang,ZHANG Yun-hong.The application ofserial ferroelectric RAM to intelligent distributing box[J].Journal of Jilin Architectural and Civil Engineering,2010,27(4):57-59.

[5]林春平,张兴龙.铁电存储器在机舱油气浓度数据记录仪的应用[J].中国航海,2010,33(1):30-34.LIN Chun-ping,ZHANG Xing-long.Application of FRAM in engine room oil gas data-logger[J].Navigation of China,2010,33(1):30-34.

[6]周欣,铁电存储器FRAM在风速仪中的应用[J].电气电子教学学报,2009,31(3):62-64.ZHOU Xin.Application of FRAM using SPI in anemoscope[J].Journal of Electrical & Electronic Engineering Education,2009,31(3):62-64.

猜你喜欢

存器铁电低电平
硅片上集成高介电调谐率的柱状纳米晶BaTiO3铁电薄膜
铁电材料中发现周期性半子晶格
一种低功耗的容软错误锁存器设计
45 nmCMOS工艺三模冗余加固锁存器的性能评估
2017款凯迪拉克2.8L/3.0L/3.2L/3.6L车型低电平参考电压总线电路图
容忍单粒子多节点翻转的三模互锁加固锁存器
15-MeV电子直线加速器的低电平系统
铁电-介电复合陶瓷的介电响应
锁存器和触发器振荡问题分析
铁电功能材料及其应用研究