超薄氧化层制备及其可靠性研究

刘国柱，陈 杰，林 丽，许 帅，王新胜，吴晓鸫

（中国电子科技集团公司第58研究所，江苏 无锡 214035）

1 引言

集成电路工艺的发展遵循摩尔定律，朝着高集成度、高速、低功耗方向不断发展。集成电路的特征尺寸已由十几微米发展到了现在的几十纳米。栅氧化层是MOS集成电路的核心，其质量直接决定了MOS器件的可靠性及寿命。热生长氧化层（SiO2）具有高密度、低缺陷、低界面态密度、高电介质强度（1×107MV.cm-1）、绝缘性好（1×1017Ω.cm）等优点，由于SiO2的优良特性，使其成为传统的MOS电路栅氧的首选材料，甚至被延用到深亚微米工艺中[1～3]。

随芯片集成度的提高，器件尺寸和电参数必须等比例缩小，对于0.18μm MOS器件栅氧厚度约2nm～4nm，对于0.15μm MOS器件约2nm ～3nm[3]。5nm以下的SiO2，上电后的传导电流会由FN隧道电流转变成直接隧道电流；3nm以下的SiO2，直接隧道电流占主要成分。

限制栅氧厚度的等比例缩小因素很多，如介电特性退化、电压应力引起的击穿降低、工艺中引入的缺陷、多晶硅栅的杂质穿透和载流子耗尽等，所有这些因素都会使MOS管栅氧厚度等比例缩小受到限制。用干法氧化生长超薄氧化层具有厚度均一、致密、无针孔、可重复等特点，同时干氧的掺氯氧化还具有以下特点：

（1）能够提高氧化速率（10%～15%）；

（2）中和界面处电荷堆积，减小MIC[3]。

本文采用了常规的干氧方法制备4nm ～5nm超薄氧化层，具体工艺要求主要有：

（1）氧化工艺颗粒规范为>0.2 μm颗粒小于50个；

（2）氧化层厚度的均匀性的规范为小于2.5%；

（3）氧化层电荷的规范为可移动离子不超过2×1010cm-2。同时，采用恒流法来表征氧化层的可靠性。

2 超薄氧化层击穿机理

超薄栅氧化层的击穿可以分为两个阶段：

（1）第一阶段

击穿形成阶段，它占据了SiO2弛预电导的绝大部分时间，其特点是：SiO2中新生陷阱电荷的产生以及原生、新生陷阱俘获FN隧道注入电子，形成空间电荷，SiO2内部发生电荷的积累，积累的电荷量达到一定程度后，就会使得SiO2内部的局部电场增加到某一临界值（SiO2本征击穿电场强度：8MV.cm-1～12MV.cm-1）。同时该临界值随着氧化层厚度增加略呈现下降趋势；氧化层的寿命由该阶段中的电荷积累时间决定。

（2）第二阶段

突变失控阶段，在热或电的正反馈作用下，是氧化层发生不可逆转的电学击穿[2,4～7]。

3 超薄氧化层的表征

超薄氧化层的常规表征方法为经时击穿法（TDDB-Time dependent dielctric breaktion），在强电场作用下，MOS器件的栅介质会由于不同原因导致漏电或击穿，致使器件失效[2,4～7]。TDDB特性的测试方法主要有恒定电流源、恒定电压源、斜坡电流源及斜坡电压源等。本文通过制作MOS电容的方法，采用恒定电流表征超薄氧化层可靠性。其中，测试区域的结构采用多晶包有源区，N型电容结构面积是200μm×300μm，测试电流密度5×10-9A.cm-2。

4 实验及讨论

本文采用干法热氧化生产方式制备4nm～5nm的超薄栅氧化层，主要讨论清洗工艺对栅氧层可靠性影响，同时对比优化栅氧化生长工艺条件。

4.1 清洗工艺

在亚微米/深亚微米集成电路制造中栅氧前的清洗工艺与栅氧的生长工艺同样重要。对于制备4nm～5nm的栅氧工艺，清洗工艺不仅要消除裸硅表面的沾污外（如有机物杂质、金属离子、颗粒、沾污和自然氧化层），还要尽可能地减小清洗液对裸硅表面的损伤。

常规应用于栅氧前清洗工艺清洗液有：

（1）酸性化学液SPM，即H2SO4:H2O2=3:1的混合液，可去除各类有机物杂质和沾污；

（2）碱性化学液APM，即NH3.H2O、H2O2和H2O的混合液，可去除颗粒等杂质；

（3）稀释的HF（如质量比为2%）溶液可以去除自然氧化层。

传统的RCA清洗工艺步骤为：H2SO4/ H2O2去有机物→HFdip→NH4OH/H2O2去颗粒→HCl/ H2O2去金属。由于使用的清洗液浓度高，在去颗粒和有机物的同时会对硅片造成一定的腐蚀，形成损伤（damage）和微缺陷（roughness），造成栅氧化层的早期击穿。

4.1.1 界面自然氧化层

在硅片清洗完成以后，硅片表面为洁净的单晶硅，如果暴露在空气中，会生长一层自然氧化层。而由于空气中的氧气含有各种杂质，使该层自然氧化层的质量变差，在此自然氧化层上再继续生长，会降低其氧化层质量，所以应当避免和减少自然氧化层的生长。硅片清洗完成以后，应立即放入通高纯氮气的内管之中，这样可以减少自然氧化层的生长。

采用2%H F、2%H F+S P M+A P M、2%HF+APM+SPM清洗后，硅片表面自然氧化层厚度分别约：0.297nm、0.876nm、1.012nm。对采用2%HF漂洗硅片20s后，考察硅片表面自然氧化层随时间生长情况（净化级度：100），如图1所示，在前1h内自然氧化层生长速率较慢，1h～2h内生长速率约是1h内的6倍。

因此，综合清洗液和清洗后时间对硅片表面自然氧化层的影响，本文的清洗工艺为：

（1）清洗方法是2%HF+SPM+APM；

（2）清洗后在1h内立即做超薄氧化层生长工艺。

4.1.2 APM配比对QBD影响

采用2%HF+SPM+APM清洗流程，栅氧化生产工艺一定的条件下，对比两种配比APM（NH3.H2O/H2O2/H2O）清洗工艺对栅氧化层可靠性能的影响，其中APM1、APM2中的NH3.H2O体积含量分别为10%、5%。如图2所示，APM2的RCA清洗工艺，其QBD要优于APM1的RCA清洗工艺，其主要原因就是前者的NH3.H2O浓度较高，对硅衬底表面的损伤致使早期失效高，同时击穿电荷量QBD差。

4.2 热氧化生长工艺

根据氧化生长机理，氧化速率主要由工艺温度和气氛两个因素决定。氧化层厚度和均一性主要取决于氧化工艺时间控制，一般采用较长的氧化生长时间来弥补氧化层厚度及均一性，即降低氧化速率。

降低氧化速率的方法有：

（1）降低氧化温度；

（2）改变氧化气氛，如选择干氧氧化或氮气分压氧化。

干氧氧化下生长的氧化层比湿氧氧化的条件更致密，采用氮气分压氧化，可以进一步降低氧化速率，增加氧化时间，提高氧化层生长的稳定性。而氧化层厚度均一性、致密性、缺陷等直接影响到超薄氧化层可靠性。因此，工艺温度、气氛、退火方式选择会直接影响到超薄氧化层的质量。

为研究氧化生长工艺温度、氧化方式对超薄氧化层可靠性的影响，本文采用了4.1中APM2的RCA清洗方法，仅改变工艺温度、氧化方式，制备了5nm超薄氧化层，具体工艺条件见表1。其中条件1采用了分三步退火氧化（退火10min+氧化+退火10min+氧化+退火10min），其余均是常规氧化后原位退火。

由图3和表2可以得知，条件3的氧化层质量较优，即在800℃掺氯氧化的气氛环境下生长氧化层，并经过800℃退火10min，可以制备5nm氧化层，其恒流法测试结果：最大击穿电压49.1V，平均击穿电压7.1V，击穿电场16.62MV.cm-1，早期失效率3.85%，击穿电荷量QBD>15C.cm-2点可以达到61.54%。

对比条件1与条件2，唯一不同的是温度和退火氧化的方式不一，可见分三步退火氧化的工艺条件有助于改善早期失效和提高击穿电荷量，推测其三步退火氧化可以改善氧化层的致密性，同时有助于减小氧化层的缺陷。

5 结论

本文基于超薄栅氧化层SiO2的击穿机理和恒流法可靠分析法，采用了干法氧化法制备了4nm～5nm超薄栅氧化层，并研究了清洗方法、氧化温度、氧化方式等工艺因素对超薄氧化层的可靠性影响。

实验发现，在850℃、900℃等高温的条件下，可以通过干氧N/O分压的方法制备厚度4nm～5nm、均一性小于2.0%超薄氧化层，且900℃的三步退火氧化方式（退火+氧化+退火+氧化+退火）有助于改善早期失效和提高击穿电荷量QBD；在RCA清洗工艺过程中，APM中的NH3.H2O含量过高，会对衬底硅表面产生损伤，致使氧化层的早期失效高，且击穿电荷量QBD低。实验优化，在800℃、O2/DCE、原位N2退火等条件下，可以制备可靠性能较优的4nm～5nm氧化层。

［1］郝跃，刘红侠.微纳米MOS器件可靠性与失效机理[M].北京：科学出版社，2008. 148-265.

［2］施敏，伍国珏.半导体器件物理[M].西安：西安交通大学出版社，2008. 163-179.

［3］韩郑生，等.半导体制造技术[M].北京：电子工业出版社，2009. 213-218.

［4］Suehle J S, Vogel E M, Roitman P, et al. Observation of latent reliability degradation in ultrathin oxides after heavyion irradiation[J]. Appl. Phys. Lett., 2002, 80（7）：1 282-1 284.

［5］Ueng S Y, Chao T S, Wang P J, et al. Superior Damage-Immunity of Thin Oxides Thermally Grown on Reactive-Ion-Etched Silicon Surface in N20 Ambient[J].IEEE TRANSACTIONS ON ELECTRON DEVICES.

［6］Wang B, Suehle J S, Vogel E M，et al. The Effect of Stress Interruption and Pulsed Biased Stress on Ultra-Thin Gate Dielectric Reliability[M]. IRW FINAL REPORT. 2000, 74-79.

［7］Bernstein J B, Gurfinkel M, Li X j, et al. Electronic circuit reliability modeling[J]. Microelectronics Reliability, 2006.46：1 957-1 979.