锁相环中无源环路滤波器的设计与仿真

刘丽平，杨维明，李倩，陆曲

（湖北大学物理学与电子技术学院，湖北 武汉430062）

锁相环中无源环路滤波器的设计与仿真

刘丽平，杨维明，李倩，陆曲

（湖北大学物理学与电子技术学院，湖北 武汉430062）

锁相环（PLL）的基本频率特性主要是由环路滤波器决定的.为了节省锁相环的设计仿真时间，提高设计效率，提出一种基于ADS仿真平台的环路滤波器系统级设计与仿真方法.分析RC无源滤波器截止频率与锁相速度之间的关系；引入滞后超前滤波器结构，提高PLL的稳定性，还分析滞后超前滤波器的幅度－频率特性，以及影响相位返回量的因素，并基于ADS仿真平台分析相位返回量的大小与环路锁相速度之间的关系，为环路滤波器设计提供理论依据.

锁相环；无源滤波器；设计；仿真；锁相速度

0 引言

在锁相环频率合成器中，既有工作频率很高的压控振荡器和鉴相器，也有工作频率很低的环路滤波器和分频数很大的分频器，设计与仿真过程中会遇到麻烦.例如，随着分频数的不断增加，分频器包含很多数字电路，如果压控振荡器的振荡周期是1ns，而环路滤波器的时间常数是50ms，在利用HSPICE仿真时将要消耗50 000 000个时间步长才能完成仿真，在每个步长中分频器将占用大部分时间.如果对该锁相环在晶体管级进行开环或闭环的仿真，完成一次仿真就可能需要上百个小时.但实际上往往并不需要这样做，那些非线性较为严重的模拟电路只有应用HSPICE的模型才能精确地仿真，其他大量的数字电路没有必要使用HSPICE中的高精度模型，并且数字部分的精度对环路的影响并不大.所以，对包含大量结构复杂的数字电路的锁相环的仿真，可以通过混合仿真的办法，在达到相近精度的情况下，可大大节省仿真时间.本文中采用系统级仿真方法，通过混合仿真，检相器和充电泵可以用压控电流源进行系统级描述，压控振荡器可等效为一个积分器数学模型，而环路滤波器（LF）采用具体的电路结构实现.LF是锁相环电路的重要环节，它连接在鉴相器（PD）和压控振荡器（VCO）之间，锁相环的基本频率特性主要是由LF来决定的.环路滤波器通常有无源滤波器和有源滤器两种，对于高阶锁相环，若采用有源滤波器，由于其电路结构复杂，且有源器件引入的相位噪声过大，增益随温度、工艺的变化而波动范围较大，使得高阶锁相环的稳定性变差.而使用无源滤波器却可以达到电路结构简单、低噪声、高稳定度的目的.本文中从PLL的相位裕度、锁相速度等方面，对PLL中无源滤波器的设计与仿真方法进行探讨.

1 RC低通滤波器的特性及其在PLL中的综合仿真

锁相环是一个相位误差控制系统，它利用鉴频鉴相器来比较输入信号和压控振荡器输出频率之间的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频.在环路开始工作时，通常输入信号的频率与压控振荡器未加控制电压时的振荡频率是不同的.由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，会不断地变到超过2π，而鉴相器的特性是以相位差2π为周期的，其输出的误差电压就在某一范围内摆动.在这种误差电压控制下，压控振荡器的频率也就在相应的范围内变化；若压控振荡器的频率能够变化到与输入信号频率相等，便有可能在这个频率上稳定下来，达到稳定之后，输入信号和压控振荡器输出信号之间的频差为零，相位差不再随时间变化，误差控制电压为一固定值，这时环路就进入“锁定”状态.

鉴相器的输出由直流分量和高频分量组成，而压控振荡器的控制电压在稳态时必须保持恒定，所以环路滤波器的功能是除去鉴相器输出比较频率中的寄生成分.图1所示的PLL仿真电路中，环路滤波器为普通的1级RC滤波器，在频率高端具有相位滞后90°的特性，因此，RC滤波器也常被称为是滞后滤波器.

图1 带有滞后滤波器的PLL仿真电路

进行仿真时，滞后滤波器的截止频率设定为1Hz，10Hz，100Hz，1kHz.由图2可得截止频率为100Hz，1kHz时，环路增益没有出现较大的峰值，而截止频率为1Hz，10Hz时，环路增益出现较大的峰值，这表示环路特性不稳定.

图2 带有滞后滤波器的PLL的电路特性

图3 不同的滞后滤波器截止频率所对应的PLL锁相速度

通过ADS对环路的瞬态仿真，得到截止频率为10、100Hz时，VCO的输出电压波形如图3所示.由图中可以看出，截止频率越低，VCO越会出现较大的振荡，有较长的拖尾，锁定时间变长，R＝100K不变时，C2＝150nF和C3＝15nF时的锁定时间分别为t2＝50.1ms，t2＝29.4ms，由此可以看出，截止频率越高，PLL电路的锁相时间，即输入频率发生变化到整定VCO输出的时间越快.

若环路滤波器的截止频率很高，则除去比较频率中寄生成分的能力就会降低，即输出频谱中就会产生大量的比较频率中的寄生成分.所以，即使环路稳定，VCO的输出中也会出现比较频率较大的寄生成分，不能得到高纯正度的输出信号.根据以上分析可以得出，PLL电路中不宜采用滞后滤波器.

2 滞后超前滤波器的特性及其在PLL中的综合仿真

如图4所示，在1级RC低通滤波器中，电容C1串联电阻R2，其增益—频率特性中，频率高端的衰减量为恒定的平坦特性，而且在频率高端滞后的相位会再返回到零，此种电路，其相位返回特性在施加稳定的负反馈时起着重要的作用.在R2两端并联一个电容C2，在频率高端，其增益再进行衰减.其仿真特性如图5所示.滞后超前滤波器中，

图4 滞后超前滤波器电路

图5 滞后超前滤波器的传输特性曲线

在PLL中，为了使PLL的稳定性提高，则对相位裕度有一定的要求，这时滞后超前滤波器相位的返回量对PLL的稳定性起着至关重要的作用.在fm与M一定的情况下，fL与fH之间的间隔越宽，相位的返回量越大，如图6所示.利用ADS仿真fH／fL为不同值时所对应的环路滤波器的传输特性，其中dB（Filt＿out）和phase（Filt＿out）.deg对应fH／fL为不同值时的幅频特性和相频特性，由图中可知当fH／fL＝13.7时，其对应的相位返回量phase（Filt＿out4）.deg最大，则相位裕度也最大.

图6 带宽变化时环路滤波器的传输特性

相位返回量越大，系统进入不稳定状态之前可以增加的相位变化就越大，系统就更加稳定，与此同时时间响应速度会减慢，如图7所示，这里以fH／fL＝13.7和fH／fL＝2.9两种情况对PLL的锁相速度进行仿真，可以看出前者的锁相时间是32.60ms，后者的锁相时间是26.00ms.

图7 不同相位返回量所对应的环路锁相速度

表1 不同相位返回量所对应的环路相位噪声

以上是在fm与M一定的前提下，所讨论的关于fH／fL比值变化时，相位返回量与锁相时间的变化情况.由于fm与M不变，仅仅fH／fL的变化并不会引起环路带宽大的变化，则相位噪声也不会发生很大的变化，如表1所示，表中给出了在fH／fL变化时偏离中心频率为1.000Hz到100.0kHz时所对应的相位噪声（单位为dBc／Hz）.

3 结论

在介绍PLL的系统行为级混合仿真设计方法的基础上，对PLL中环路滤波器的设计进行重点研究.结果表明：滤波器的截止频率越高，PLL电路的锁相时间，即输入频率发生变化到整定VCO输出的时间越快.但除去比较频率中寄生成分的能力就会降低；滞后超前滤波器比滞后滤波器具有更好的稳定性.对于滞后超前滤波器，通过分析其相位返回量和环路稳定度及锁相时间的关系，得知相位返回量越大，环路越稳定，但是锁相时间会越长，所以设计时要根据性能指标要求折中考虑.

［1］Razavi B.Design of analog CMOS integrated circuits［M］.New York：McGraw－Hill Inc，2001：532－578.

［2］Roland E Best.锁相环设计、仿真与应用［M］.5版.北京：清华大学出版社，2007.

［3］Best R E.Phase－locked loops theory，design，and applications［M］.3rd.New York：McGraw－Hill Inc，1995：251－289.

［4］远坂俊昭.锁相环（PLL）电路设计与应用［M］.何希才，译.北京：科学出版社，2006，（1）：20－65.

The design and simulation of passive loop filter in phase－locked loops

LIU Liping，YANG Weiming，LI Qian，LU Qu

（School of Physics and Electronic Technology，Hubei University，Wuhan 430062，China）

the basic performance of phase locked loop（PLL）was mainly determined by the loop filter.In order to save the simulation time and improve the design efficiency，a kind of system－level design and hybrid simulation way was applied to loop filter design based on ADS software platform.The relationship between cut－off frequency and the phase－locking speed of RC delay filter was analyzed.In order to improve the stability of PLL，the lag－lead filter structure was introduced.Furthermore，the amplitude－frequency characteristics and factors of affecting the phase margin were analyzed in the lag－lead filter.Finally，the relationship between the phase margin and the Phaselocked speed was worked out based on ADS software，which provided theory references for loop filter design.

PLL；passive filter；design；simulation；loop locked speed

TN713

A

1000－2375（2011）04－0494－04

2010－04－19

湖北省教学研究项目（2009164）资助

刘丽平（1984－），女，硕士生；杨维明，通信作者，副教授，E－mail：ywmwy＠sina.com

（责任编辑 赵燕）