用于高级ＣＭＯＳ技术的静电放电保护器与电路设计

Oleg Semenov et.al

ESD Protection Device and

Circuit Design for Advanced

CMOS Technologies

2008, 227pp.

Hardcover

ISBN 9781402083006

O.西蒙诺夫等著

当技术进入纳米范畴时，伴随着静电放电(ESD)保护电路而来的挑战变得日益复杂。为了克服纳米ESD挑战，人们必须了解在很高的电流密度、高温瞬变下半导体器件的行为。因此寻找在这特定技术中合适的ESD解决方案就必须从器件的层次上开始。

ESD设计的传统方法可能是不能胜任的，因为在纳米尺寸中ESD损伤发生在连贯较低电压的情况下。本书做出了一个尝试：以系统的方式论述ESD电路设计问题。由于ESD现象是一个高电流/电压现象，在这个范畴里预测器件行为唯一的可能是使用器件层次模拟器。迄今为止，在现代CMOS技术中，大多数的设计者，特别是非制造公司，是无法获得大多数的过程参数的。因此器件参数应该首先用正常工作条件下特定过程技术进行校准。下一步利用这些参数来创造并模拟在器件模拟环境中单独一个ESD保护器件。在对ESD保护单元进行成功的设计之后，进行混合模式线路器件层次的模拟以便确保对于一个特定目的来说是适当的ESD电路设计。最后制造芯片，利用标准的ESD测量设备，即HBM/MMICDM测试器和TLP测试器来评估ESD保护线路的性能。

作者自2001年起在加拿大滑铁卢大学对高速I/O进行有关EDS电路设计问题的调研，很快就发现ESD电路的设计与布局是一种艺术而不是科学。作者的目标是建立一个设计流程，因此感兴趣的ESD设计者可以用它来设计鲁棒的ESD保护电路。同时作者为了减少在设计阶段的时间，对于建立在设计参数与尽早获得ESD保护之间的因果关系感兴趣。历经几年的时间，作者设计了遵循上述设计流程的不同技术中的各种各样保护电路。

本书共有9章。1.绪论；2.ESD模型与测试方法；3.用于输入/输出保护的ESD器件；4.ESD保护电路设计概念；5.ESD电源箝位；6.用于高速I/O的ESD保护电路；7.智能功率应用的ESD保护；8.射频电路ESD保护；9.结论。

在现代半导体工业中，由于ESD失败并产生损失的问题变得很严重，对具有ESD基础知识的大学毕业生的需求日益增加，同时也存在着对电路设计及可靠性团队进行有关ESD教育的巨大需求。本书是针对工作在电路设计、VLSI可靠性及测试领域的应用工程师的。

胡光华，高级软件工程师

(原中国科学院物理学研究所)

Hu Guanghua, Senior Software Engineer

(Former Institute of Physics,CAS)