Ka 频段小型化低功耗超宽带低相位噪声频率合成器的设计与实现

鲁 纯，韩周安，王飞龙

（成都爱科特科技发展有限公司，四川 成都 610054）

频率合成器被称为现代通信系统的“心脏”，是通信系统的核心组成部分，因此频率合成器性能的好坏直接影响着整个系统性能的好坏。随着现代通信技术的快速发展和信道资源的日益拥挤，信号频率已经由原来的短波、超短波、L、S、X 频段拓展到现在Ku、Ka 频段甚至更高频率，并且系统的集成度越来越高[1]。传统意义上的频率合成器体积大、功耗高、相位噪声大、输出信号频率范围窄，因此已经不能满足当前的需要，特别是在空间通信、遥测遥控、雷达测量、雷达定位、雷达侦察、信息对抗等领域，尤其是雷达探测和侦察领域迫切需要性能优良的小型化低功耗超宽带低相噪频率合成器。因此高性能的小型化低功耗超宽带低相噪频率合成器的应用和研究显得非常重要，不仅可以提高系统的侦测能力，还能降低系统功耗和尺寸。

1 技术指标

本文主要是设计一个小型化低功耗超宽带低相位噪声的频率合成器，具体技术指标如下：

1）输出频率：50 MHz～20 GHz。

2）跳频步进：1 Hz。

3）相位噪声@20 GHz：≤-75 dBc/Hz@100 Hz；≤-100 dBc/Hz@1 kHz ；≤-110 dBc/Hz@10 kHz ；≤-110 dBc/Hz@100 kHz。

4）外参考输入

输入频率：100 MHz；

相位噪声：≤-135 dBc/Hz@100 Hz；≤-165 dBc/Hz@1 kHz；≤-170 dBc/Hz@10 kHz；≤-175 dBc/Hz@100 kHz。

2 方案设计

2.1 总体方案设计

传统的小步进低相噪频率合成器采用DDS+PLL 方式实现[2]，原理框图如图1 所示。

图1 DDS+PLL 原理框图

采用DDS 作锁相环的参考，虽然实现了小步进，但是DDS 的功耗较高，输入的参考信号需要经过倍频、滤波、放大，以及差分电路才能进入DDS，因此电路复杂、体积较大、功耗较高；另外由于宽带VCO 相位噪声较差，为了实现超宽带低相位噪声，采用窄带VCO，通过分多段VCO 和开关滤波实现宽带频率输出，因此整个频率合成器体积庞大、功耗较高，已经不适合小型化发展的需要。

本方案通过采用多个锁相环电路和直接式频率合成，经过倍频、混频、分频、放大、开关选择，实现了频率50 MHz～20 GHz、跳频步进1 Hz 的信号输出，具体的方案原理框图如图2 所示。

图2 小型化低功耗超宽带低相噪频率合成器原理框图

小型化低功耗超宽带低相噪频率合成器主要组成部分为：小步进低相噪参考电路、超宽带低相噪电路（包含宽带大步进低相噪锁相环路、锁相环内部集成倍频分频电路、高频倍频电路、倍频放大选择电路）、低功耗低噪声电源电路。其功能是产生一个50 MHz～20 GHz 超宽带低相噪跳频信号，跳频步进1 Hz。

低功耗超宽带低相噪频率合成器的工作原理是：窄带小步进低相噪锁相环路用来实现一个窄带小步进低相位噪声的跳频信号；通过参考混频电路和低频倍频电路的信号混频，下变频后输出一个L 频段跳频低相噪信号，给宽带大步进低相噪锁相环路做参考信号使用；再通过宽带大步进低相噪锁相环路分频、混频、倍频、锁相、放大后输出，输出一个50 MHz～20 GHz 的跳频信号。

2.2 关键电路设计

2.2.1 小步进低相噪参考电路设计

小步进低相噪参考电路主要包含低频倍频电路、窄带小步进低相噪锁相环路、参考混频电路三个部分，是频率合成器实现跳频信号和低相位噪声的关键电路。小步进低相噪参考电路用来给超宽带低相噪电路提供一个跳频的小步进低噪声参考信号，作为锁相环的基准信号，锁相倍频后输出。小步进低相噪参考电路原理图如图3 所示。

图3 小步进低相噪参考电路原理图

如图3 所示，将输入的100 MHz 外参考信号fREF1通过功分器功分成两路输出：一路送入低频倍频电路进行倍频、滤波后输出，作为参考混频电路的本振信号fLO1；另一路送入窄带小步进低相噪锁相环电路作为鉴相器1的鉴相频率fPD1，参考信号经过锁相环电路小数分频后输出一个小步进的跳频信号fVCO1，作为参考混频电路的中频信号fIF1。fIF1送入混频器进行混频，中频信号fIF1和本振信号fLO1混频后输出一个射频信号fRF1，fRF1经过一个带通滤波器滤波，滤除混频后的杂散信号后输出，作为超宽带低相噪电路的参考信号fREF2。跳频步进是由窄带小步进低相噪锁相环电路实现的，该锁相环是一个集成有VCO 的集成式锁相环，采用调制技术[3]。可以实现小数分频。锁相环内部有一个32 位的可编程分频器，因此输入100 MHz 参考信号，经过锁相环小数分频后输出一个窄带的跳频信号fVCO1，小数分频可以实现的最小分辨率为：100 MHz（232-1）=0.023 3 Hz。

通过锁相环小数分频后，可以实现最小0.023 3 Hz的跳频步进，因此可实现1 Hz 的跳频步进。另外，该锁相环采用3.3 V 单电源供电，电流为75 mA，功耗为0.24 W；传统的跳频步进采用DDS 实现，电路设计复杂、PCB 布板复杂，体积也大，采用3.3 V/500 mA、1.8 V/40 mA 两组电压供电，功耗为1.7 W，功耗较高。因此，小步进低相噪参考电路不仅实现的小步进跳频，也实现了低功耗设计。

小步进低相噪参考电路的相位噪声主要由两个方面决定：

1）本振信号fLO1的相位噪声

本振信号fLO1是由100 MHz 参考信号经过倍频Q次后输出，倍频方式采用梳状谱发生器实现，取Q次谐波，再经过窄带滤波器滤波后输出。根据倍频器原理可知，倍频后相位噪声按照20logQ（dB）恶化，恶化后的相位噪声为-109 dBc/Hz@100 Hz、-139 dBc/Hz@1 kHz、-144 dBc/Hz@10 kHz、-149 dBc/Hz@100 kHz。因此采用梳状谱方式的电路简单，且可以保证相位噪声恶化最小。

2）中频信号fIF1的相位噪声

中频信号fIF1就是小步进锁相环VCO1 的输出信号fVCO1，因此fIF1的相位噪声就是fVCO1的相位噪声。以100 MHz 为鉴相频率，锁相环采用集成VCO，鉴相器归一化相位噪声基底为-232 dBc/Hz，采用小数模式可以实现1 Hz 步进。鉴相频率为100 MHz，根据锁相环[4]理论可知，输出频率越高，分频比越大，相位噪声越差，因此最大输出频率fVCO1-max 时，可以计算出最大的N值。根据相位噪声计算公式可知：

因此环内理论相位噪声为-136 dBc/Hz@100 kHz。100 Hz 和1 kHz 相位噪声受器件热噪声影响，根据热噪声计算公式可知：

100 Hz 相位噪声为-124 dBc/Hz@100 Hz，1 kHz 相位噪声为-134 Bc/Hz@1 kHz，因此能够达到-124 dBc/Hz@100 Hz、-134 dBc/Hz@1 kHz、136 dBc/Hz@10 kHz@100 kHz，满足技术指标要求。根据混频器原理可知，混频后的相位噪声是由链路中最差的相位噪声决定。通过以上分析可知,中频信号fIF1的相位噪声最差，因此参考混频电路输出信号的相位噪声为-109 dBc/Hz@100 Hz、-134 dBc/Hz@1 kHz、-136 dBc/Hz@10 kHz@100 kHz。

2.2.2 超宽带低相噪电路设计

超宽带低相噪电路主要包含宽带大步进低相噪锁相环路、高频倍频电路两部分，是频率合成器实现宽带跳频信号和低相位噪声的关键电路。其具体工作原理框图如图4 所示。图4 中参考混频电路输出的fREF2通过功分器功分成两路输出：一路送入宽带大步进锁相环（简称锁相环2）电路作为参考信号，参考信号进入锁相环2 的前置分频器R 进行分频，分频后作为鉴相器2 的鉴相频率fPD2；另一路送入高频倍频电路进行倍频，经过滤波器BPF3 滤波后作为混频器的射频信号fRF。锁相环2 的VCO 输出信号为fVCO2，fVCO2作为本振信号fLO2送入混频器和射频信号fRF进行混频。混频后输出一个中频信号fIF2，经过带通滤波器BPF4 进行滤波，滤波后送入锁相环内部的可编程分频器进行分频。VCO2 输出的信号为基波信号，通过锁相环内部集成的倍频分频电路输出一个50 MHz～20 GHz 的超宽带信号，步进为1 Hz。

超宽带低相噪电路的相位噪声主要是由两个方面决定的：

1）射频信号fRF的相位噪声

射频信号fRF是用来实现大步进跳频的，由参考信号fREF2经过倍频P次后输出，倍频方式采用可编程倍频器实现，再经过滤波器滤波后输出，根据倍频器原理可知，倍频后相位噪声按照20logP（dB）恶化。由上文可知参考信号fREF2的相位噪声为：-109 dBc/Hz@100 Hz、-134 dBc/Hz@1 kHz、-136 dBc/Hz@10 kHz、-136 dBc/Hz@100 kHz，恶化后的相位噪声为：-93 dBc/Hz@100 Hz、-118 dBc/Hz@1 kHz、-120 dBc/Hz@10 kHz；-120 dBc/Hz@100 kHz。

采用直接倍频方式实现高频信号，电路简单且可以保证相位噪声恶化最小。

2）宽带大步进锁相环的相位噪声

锁相环2 的相位噪声主要是由锁相环的分频比M决定的。根据锁相环理论可知，输出频率越高，分频比越大，相位噪声越差。因此为了降低分频比M，采用内插式锁相环[5]，将VCO2 输出的高频信号fVCO2经过内插式混频器混频后，下变频到低中频信号fIF2，作为鉴相器的可变参考；分频比M=fIF2fPD2，fIF2越小，分频比M的值越小相位噪声越好。根据相位噪声计算公式可知：

锁相环采用集成有超宽带VCO 的锁相环，鉴相器归一化相位噪声基底为-236 dBc/Hz。鉴相频率为fREF2R，根据相位噪声计算公式可知：

因此环内理论相位噪声为-128 dBc/Hz@100 kHz，100 Hz 和1 kHz 相位噪声受器件热噪声影响，根据热噪声计算公式可知：

100 Hz 相位噪声为-109 dBc/Hz@100 Hz，1 kHz 相位噪声为-119 dBc/Hz@1 kHz，因此能达到-109 dBc/Hz@100 Hz、-119 dBc/Hz@1 kHz、128 dBc/Hz@10 kHz@100 kHz，满足技术指标要求。

根据混频器原理可知，混频后的相位噪声是由链路中最差的相位噪声决定，通过以上分析可知射频信号fRF的相位噪声最差，因此锁相环2 电路中VCO2 最终输出信号的相位噪声为-93 dBc/Hz@100 Hz、-118 dBc/Hz@1 kHz、-120 dBc/Hz@10 kHz@100 kHz。由于VCO2 输出的信号为基波信号，经锁相环2 内部倍频后输出的最大信号为20 GHz，因此输出20 GHz 的相位噪声为-87 dBc/Hz@100 Hz、-112 dBc/Hz@1 kHz、-114 dBc/Hz@10 kHz@100 kHz，满足技术指标要求。

2.2.3 低功耗低噪声电源电路设计

低功耗低噪声电路主要是通过两个方面实现：

1）频率合成器方案架构设计和关键器件选型。以跳频步进为例，本文使用的集成式锁相环可以实现最小0.233 Hz 的跳频步进，功耗为3.3 V/75 mA；若采用DDS方案，则电路设计复杂、体积大，功耗高为3.3 V/500 mA、1.8 V/40 mA。因此在满足技术指标要求的情况下，优先选择低功耗的方案架构。另外，在放大器等关键有源器件选型时，选取低功耗低噪声器件。

2）电源电路的方案设计。在器件选型时有源器件最好选取同一种电压供电的器件，避免多种电压转换降低转换效率。本文通过DC/DC 转换，将12 V 直接转换为3.7 V，DC/DC 转换效率可达92%，转换损耗小；再将3.7 V 经超低噪声线性稳压块稳压到3.3 V 输出供后端使用，电源转化压差较小、电路转换效率高、转换损耗小。低噪声LDO 输出电压纹波较小、电源噪声较小，不会影响频率合成器的相位噪声。电源电路的原理框图如图5 所示。

图5 电源电路的原理框图

3 测试结果与分析

调试中发现，输出信号近端100 kHz 相位噪声不是很好，经过调试发现，这是由电源的纹波过大造成的。因此优化电源电路输出端，通过优化滤波电路来降低电源的纹波，串联扼流电感和并联多个电容来滤除电源纹波，大电容滤低频、小电容滤高频，这样就可以把电源纹波带来的杂散过滤掉。调试完成后，采用N9030 频谱仪来对频率合成器的相位噪声指标进行测试。宽带低相噪频率合成器实物图如图6 所示，测试图如图7 所示。

图6 宽带低相噪频率合成器实物图

由图7 可以看出：1 kHz 的相位噪声为-104 dBc，优于设计要求指标-100 dBc/Hz@1 kHz；10 kHz和100 kHz相位噪声为-113 dBc/Hz@10 kHz、-113 dBc/Hz@100 kHz，优于设计要求指标-110 dBc/Hz@10 kHz@100 kHz。因此，频率合成器的主要指标都满足设计要求。

4 结 语

本文方案解决了小型化超宽带频率合成器低功耗、低相噪技术难题，实现了50 MHz～20 GHz 超宽带信号输出，跳频步进可达到1 Hz 以内，相位噪声20 GHz可达到≤-110 dBc/Hz@10 kHz 以下，功耗小于8 W，尺寸≤80 mm×65 mm×18 mm，处于国内领先水平，克服了现有的频率合成器只能做到窄带范围内的小步进跳频、低相噪且功耗和尺寸都较大等问题。小型化超宽带低相位噪声频率合成器在空间通信、遥测遥控、雷达测量、雷达定位、雷达侦察、信息对抗等领域可以得到广泛应用，可以显著地提高系统的灵敏度和分辨率，同时降低应用系统的功耗和尺寸，提高系统集成度。