基于1553B总线机载控制测试平台设计

钱宏文,倪文龙,刘继祥

（中国电子科技集团公司第五十八研究所，江苏无锡 214035）

1 引言

1553B总线是美国军方专为飞机上设备制定的一种信息传输总线标准，也就是设备间传输的协议。而每个国家根据本国的情况，并参考美国的标准制定出自己的总线协议。而相关的公司又根据不同的协议标准开发出相应的总线接口模块。

飞机机载通信系统的电子设备之间通常使用电缆连接，但是随着机载电子系统高集成化，复杂化，出现电缆体积庞大，测试与维护繁琐，更新换代费用极高。美国于20世纪70年代公布了多路传输系统标准MIL-STD-1553B（时分制命令/响应式多路数据总线），其主要功能是为航空电子系统内部提供集中式的实时响应系统控制、命令响应时分布处理、在各种电子模块之间灵活可靠信息交换和传输数据标准化的接口[1-2]。我国于上世纪80 年代也颁布了相应的国军标，对应的标准是GJB289A-97。1553B总线具有其高可靠、稳定的特性、容错能力强等特点，在航天、航空舰船、陆地坦克各类武器装备平台上早已得到认可，它性能优异、使用简单，取代了传统的电缆，极大地减轻了飞机重量。国际上对1553B的使用已由军用飞机扩展到其它领域。现在四代战机中也都在使用1553B总线作为局部总线应用[3]。

但是随着国家对IC设计的重视度提升和国内IC设计行业的飞速发展，国产1553B总线专用芯片也逐步成熟[4]，JBU-84643是由中国电子科技集团公司第五十八研究所研制国产化芯片，该芯片集智能化、通用化和小型化为一体，芯片集成度高，以单芯片的形式提供给用户使用。很好的解决了1553B专用芯片核心技术由少数国外公司掌握，核心芯片依赖国外，存在供货周期难以保证，随时面临“禁运”威胁，以及因停产或采购困难带来的生产和安全风险。目前，JBU-84643已经广泛应用于航空、航天飞机总线通信模块。

2 美国1553B总线概述

总线式双冗余互联的拓扑结构是1553B 总线一个重要特点，每一个终端都是通过耦合器连接在总线线缆上的，传输介质采用双绞屏蔽线。总线上可接纳32 个终端通信，终端与总线的耦合方式可采用直接耦合或者变压器耦合，整个数据总线系统则由总线耦合器、总线连接器、屏蔽双绞线、终端匹配器构成[4-6]。一般使用时采用双冗余总线方式提高系统的可靠性(其中一套总线发生故障时，切换第二条总线处于热备份状态)，1553B总线连接关系拓扑图如图1所示。

图1 1553B总线连接关系拓扑图

总线设备中，按照使用角色的不同，终端可分为BC（总线控制器）、RT（远程终端）和MT（总线监视器）[7]。总线上工作的任何时刻，系统只允许一个BC为在线状态，它是总线数据传输启动任务的唯一控制器。不仅如此，BC 还可以发出维护管理命令，从而确保总线网络实时控制与管理调度。每一个RT 远程终端在BC 的控制命令下完成BC 控制命令的响应工作，并按照BC的要求传输或者接收数据或者其他操作。最后的总线监视器MT，对于系统正常工作来说，不是必须介入的终端，它的主要工作只是完成总线上的数据交换监视，选择性地提取信息，数据的监听与记录的功能，不参与任何数据传输。

1553B 总线采用的是命令/响应的半双工工作方式，数据传输消息格式分为数据字，命令字和状态字[7-9]。数据在总线上传输时，典型的数据传输消息格式如图2所示，BC根据需求发送不同指令字的同步头，不同的RT终端可辨识出指令字，指令字仅由BC发出，而状态字总由RT返回。在总线上可完成BC到RT、RT到BC、RT到RT等控制方式。

图2 数据传输消息格式

3 机载控制系统硬件设计

3.1 总体硬件设计

DSP相比较于一般ARM嵌入式系统采用了哈佛架构，能够很好的满足机载控制系统工作过程中，同时将FPGA作为DSP的协处理器，完成协议或接口转换功能，实现航空的高速实时控制。机载控制系统主要包括DSP主控芯片、1553B总线接口电路、电源管理模块、外接Flash、FPGA 协处理单元、时钟分配电路、静态存储器内存模块(SRAM)。DSP 通过其自身的外部存储器接口(EMIF)总线分别与FPGA、静态存储器内存模块、闪存模块相连接；FPGA 与1553B 总线芯片利用并口控制互连；上位机平台测试模块与DSP相连；时钟分配模块与FPGA、DSP相连，另外GPIO控制器扩展电路（包括离散量输入、LED灯控制、按键）、串行接口电路（包括RS429、RS232和RS485）具体组成框图如图3所示。

图3 机载控制系统组成框图

硬件电路核心部分由一个JBU64843HC和三个JHI3593 16 路离散量，以及若干RS422、RS429 数据接口发送与接收和组成，FPGA 与JBU64843HC-1H 连接来做控制，DSP 与RS422、RS429的收发器相连，进行测试平台数据交换。DSP、FPGA在完成程序加载与初始化设置后，由FPGA通过并口控制器采集1553B与RS429总线的状态信息，并定时上报给DSP 进行数据综合，完成开机自检和周期自检；1553B 总线芯片在收到来上位机平台的测试控制指令时，产生中断并缓存控制指令的控制数据；当FPGA有来自1553B总线的数据请求时，DSP 响应1553B 总线中断，读取FPG 返回的1553B总线芯片的缓存区内的数据，并解析出工作模式测试数据，同时选择工作模式参数并送至FPGA，由FPGA向外部输出模式控制参数。

3.2 1553B部分设计

在机载控制系统硬件设计上1553B部分选用中电58所的JBU64843芯片。JBU64843是一款支持1553A/B Notice2协议高性能的1553B总线通讯控制器。它内置双通道收发器、隔离变压器、内嵌SRAM（协议处理芯片），包含完整的存储器管理，处理器接口逻辑，多种工作频率灵活可选，实现了与1553B 终端的全兼容[10-12]。FPGA 与64843 的简化连接方式以及原理图如图4所示。

图4 FPGA与JBU64843原理连接

4 机载控制系统测试软件设计

4.1 自动测试系统软件总述

1553B 总线控制器自动测试系统上位机是使用LABVIEW 开发的，编译打包为能够独立安装运行的程序，可移植性高，安装使用方便。板级测试软件是由DSP于FPGA共同完成，自动测试程序主要实现RT 模式下的功能测试，调用1553B 总线控制器工作模式配置、1553B 总线协议解码，并且可以完成板级其他总线接口的测试功能。

1553B 数字总线接口：将接口板扣在测试设备上，通过工控机基于PCI外面1553设备做BC给接口板发数据，接口板当RT，当接收到数据后，会传给上位机，通过上位机直接显示出接口板1553B接口的工作状态，同时在上位机软件端将通讯状态指示灯点亮为绿色（通讯正常）反之，将通讯状态指示灯点亮为红色（通讯故障），1553B自动测试软件总体流程图如图5所示。

图5 1553B总线自动测试平台软件总体流程图

4.2 1553B总线驱动接口软件

1553B 总线接口驱动主要通过操作机载控制系统上的JBU64843来完成。利用DSP的并行接口完成JBU64843的硬件复位函数，读、写寄存器/RAM时序操作、软件复位，以及相关RT 模式配置、地址配置子函数，实现JBU64843 在RT工作模式下完成与BC的数据交互。

对64843的读写函数可分为对寄存器读写和RAM的读写两类他们都是共用读写数据驱动部分函数来完成的，因此，寄存器与RAM读写操作函数可通过上层函数封装底层读写数据驱动部分函数来完成。在此主要阐述读写数据驱动函数。

写数据驱动函数完整的流程如图6所示。由于本次设计采用了16 位模式，所以在写数据时完整的16 位数据在一个时钟周期内就能完成指定RT 地址的寄存器/RAM 区数据写入。

图6 写数据驱动操作流程

读数据驱动操作流程与写数据驱动操作类似，需要特别注意的是，为了在数据线上读取的数据是真是可靠的，必须要等待READY信号，在READY信号之前，这时64843输出的值原则上是一个不确定值，在READY信号之后的值才是真正的当前地址的数据。图7所示为读数据驱动的操作流程。

图7 读数据驱动操作流程

RT 的软件设计流程如图8所示，主要是先进行软件复位，使能增强模式，初始化相关堆栈指针，配置RT 地址，初始化MEM 空间以及相关配置寄存器，经过以上工作后，再将消息写入消息块，进入RT工作模式，等待BC控制信号。

图8 RT配置的软件设计流程图

5 1553B总线测试平台功能验证

1553B 总线控制器自动测试平台是基于机载控制系统硬件电路平台搭建的测试平台，并运用上位机测试分析软件，实现总线控制与协议收发功能检查。1553B总线机载控制器自动测试平台由任意波形发生器、数字示波器、基于PCI接口的1553B总线控制器BC板卡和具有USB和PCI接口的工控计算机组成，自动测试平台如图9所示。其中测试PC 上位机使用USB 转RS485 接口通过RS485 总线与机载控制系统进行通信，实现测试命令的下发和测试数据的上传功能，并使用数字信号发生器控制产生任意波形发生器产生各种1553B总线差错干扰信号。

图9 1553B总线测试平台系统框图

单套测试平台支四路1553B总线接口，可以将其全部配置为远端RT工作模式，总线控制器的BC控制器由基于PCI接口的总线控制器板卡模块提供，两者共同构成一套完整的1553B 总线BC-RT 通信测试平台，整个测试平台由四块相同测试模块组成，每个模块中1553B作为RT设备，整个完整测试系统通过耦合器连接，共同组成一套完整的机载控制系统测试平台，从而实现不同终端通信总线通信系统。

测试环境下，利用外接直流电源作为机载控制系统测试板供电系统，再通过各测试板上内部电源处理模块完成板子各个部分电压供电。系统上电后由工控计算机通过USB转RS485接口向机载控制系统发送1553B测试控制指令，同时基于PCI 接口的总线控制器完成总线数据发送，DSP 通过EMIF 接口完接收到控制指令后将这些配置信号传输至FPGA 完成译码和时序控制等逻辑，完成对JBU64843 的相关初始化配置。当上位机通过RS485发送测试指令以后，此时BC 在同步实时发送或者读取总线上RT 指定地址的数据，并通过工控计算机的RS485接口上传到上位机对数据进行校对和处理，从而实现对1553B 总线控制器的测试，上位机测试反馈结果如图10所示。

图10 1553B总线通用化测试平台上位机

6 结束语

基于1553B总线机载控制系统设计的通用化测试平台，适用于机载控制系统的单机测试和系统测试。该平台采用硬件接口标准化设计、功能模块化设计、软件配置项的设计思路，分为上位机控制软件、DSP协议交互软件、FPGA控制软件3 个子软件实现。该平台能够全面覆盖基于1553B 总线的机载控制系统测试需求。具有可靠性高；实时性较强；系统开放性好；更好地实现面向下游的设计；降低系统的研制成本；能够同时满足于四个个控系统的测试，节省了人力成本和时间成本。