基于FPGA的激光外差干涉仪反正切解调技术

柯 伟, 冯秀娟, 杨 平, 何龙标, 邢广振, 王 敏

(中国计量科学研究院,北京 100029)

1 引 言

随着计量单位量子化的发展趋势,寻求不依赖于标准水听器或实验室标准传声器和互易原理的声压量值复现方法，成为声学计量领域的研究热点。基于激光外差干涉技术，测量平面波声场中质点的振动速度可直接复现声压量值,并通过激光波长溯源到SI单位,是建立新一代声压量值基准的有效技术途径。自2000年以来,高频水声声压基准逐渐由互易法向光学法变革,英国国家物理实验室(NPL)、德国联邦物理技术研究院(PTB)和日本国家计量研究院(NMIJ)先后建立了激光零差干涉法高频水声声压基准0.5～70 MHz[1～4]。相较于零差干涉法,激光外差干涉法的动态范围大且不存在相位衰落,更适用于高频、高强度水声声压复现及水听器校准,因此,中国计量科学研究院建立了基于激光外差干涉法的高频水声声压基准0.5～40 MHz[5，6]和高强度水声声压复现装置[7]。

激光外差干涉仪输出多普勒信号的解调精度是声质点振动速度和声压量值复现的主要不确定度来源。反正切解调法(又称为“正弦逼近法”)是ISO 16063-11推荐使用的激光外差干涉仪中多普勒信号的标准解调方案[8],在高频水声声压复现中,反正切解调的软件实现存在一定的局限性,为保证高采样率工作的软件解调效率,需控制原始多普勒信号的采样长度,通过合理设置数据采集的时间窗及相较于声波发射时刻的延迟时间,实现携带有声波信息的部分多普勒信号完成模数转换。实际应用中,为区分消声水池中各反射端面的回波干扰,声发射换能器的驱动信号为持续周期个数有限的猝发音信号,由于激光外差干涉仪的响应时间和多普勒电信号模数转换过程的延迟时间无法实测,多普勒信号采集过程中延迟时间设置若存在偏差,则采集的多普勒信号序列中存在仅包含载波而无被测声压信息的部分,导致声质点振动速度的解调结果中存在零值,最终造成频谱分析得到的解调速度值偏小。

本文建立了基于FPGA片上芯片系统的多普勒信号采集和数字硬件信号处理系统,采用CORDIC反正切算法[9,10]结合相位展开算法[11]实现多普勒信号的实时解调,50～500 kHz范围的数值仿真和 50～300 kHz范围的初步实验结果验证了所设计硬件信号处理系统和反正切解调算法的可行性。

2 信号解调原理

2.1 激光外差干涉仪测量原理

激光外差干涉仪的基本构成如图1所示[12,13],其工作原理为:激光器产生频率为f的激光,经过分光镜BS1后均分为测量光束和参考光束;测量光束经待测物体后原路返回,获取待测振动信号调制的相位信息;参考光束经布拉格盒(BC)输出一级衍射光产生的频移fc(载波频率);测量光束与参考光束在分光镜BS3处会聚并产生干涉信号,由光电探测器接收后转换成电压信号,即原始多普勒信号,其频谱中携带有与振动信号有关的谐波分量。

图1 激光外差干涉仪的基本构成

由于待测振动信号通常由正弦信号激励产生,所以多普勒信号可表示为[14]:

(1)

(2)

(3)

2.2 反正切解调原理

反正切解调算法的原理如图2所示[15，16],多普勒信号与正交参考信号混频,经低通滤波得到一对基带信号。

图2 反正切解调信号处理框图

反正切解调的关键就是获取I(同相)和Q(正交)分量的基带信号对,其电压幅度为干涉相位角φm(t):

(4)

(5)

反函数的相角值:

(6)

(7)

3 基于FPGA的解调系统设计

硬件解调系统包括以AD9467为核心的模数转换系统和以Zynq®-7000全可编程SoC为核心的信号处理系统,使用Xilinx的System Generator for DSP工具实现了基于FPGA的反正切硬件解调仿真。

3.1 FPGA解调系统硬件设计

激光外差干涉仪数字信号解调系统的整体设计方案及实物系统如图3所示,主要分为3个部分。

图3 基于FPGA的数字硬件信号解调系统

1)模拟信号处理部分:用于原始多普勒信号的放大和滤波处理,将其放大到2.0～2.5 V(峰峰值)差分满量程输入以减小量化误差,使得ADC的转换精度最大化。

2)以AD9467为核心的高速AD采集系统:用于将原始多普勒信号转化为数字信号,输入到核心的信号解调系统;

3)以Zynq®-7000全可编程SoC为核心的数字信号处理系统,对数字化的多普勒信号进行硬件解调处理。

原始多普勒信号经过模拟放大处理和低通滤波以后,再由射频变压器将此单端输入信号转为差分输入信号,作为高速ADC的输入。单端转差分部分采用的是ADT1-1WT+型射频变压器,3 dB带宽的频率放大范围为0.4～800 MHz。差分放大后的模拟多普勒信号直接输入至AD9467进行模数转换。AD9467的分辨率高达16位,带宽为300 MHz,最高采样率达250 MSPS,在正常工作条件下,SNR性能高达76.4 dB,通过FPGA硬件程序改变AD9517的输出频率可灵活控制AD9467的采样率,实现原始多普勒信号的奈奎斯特采样或带通采样。

数字化多普勒信号以后,再由Zynq(Xilinx XC7Z035-2FFG676I)对信号进行解调处理。数字信号处理系统以Zynq®-7000全可编程SoC为核心,它的本质特征是组合了一个双核ARM Cortex-A9处理器和一个传统的FPGA逻辑部件,这种最新架构使它的处理能力更加强大,并被广泛应用于控制和仪器、高速通信系统等领域。基于Zynq的特点,在它的PS端和PL端分别挂载了2片DDR3(共4片DDR3),使得ARM系统(PS)和FPGA系统(PL)具有能独立处理和存储的数据的功能。PS端的eMMC存储芯片和QSPI flash则被用来静态存储ZYNQ的操作系统、文件系统及用户数据。

反正切硬件解调算法的具体实现方法及流程如图4所示。数字化的原始多普勒信号与DDS产生的正交参考信号混频,经低通滤波、CIC抽取[18]后得到一对I&Q基带信号,再由CORDIC反正切算法和相位展开算法得到多普勒信号相位解调结果,由式(7)可计算得到待测振动位移及速度。

图4 基于CORDIC算法的反正切硬件解调流程图

3.2 反正切解调的硬件仿真验证

使用Xilinx的System Generator for DSP工具对所设计的数字硬件信号解调系统进行仿真验证,仿真系统框图如图5所示,MATLAB产生I&Q基带信号对作为仿真系统的输入数据,仿真系统的输入、输出数据均量化为23位。

图5 反正切解调硬件仿真系统框图

仿真参数设置:载波频率为fc=40 MHz,固定振动频率为fv=250 kHz,振速峰值为2 mm/s。多普勒信号的相位解调结果如图6所示,依次为:I&Q基带信号对和相位解调结果,其中,振动速度解调结果的时域波形如图7所示。

图6 多普勒信号相位解调结果

图7 振动速度解调结果

为验证硬件信号解调系统设计的有效性,以250 kHz的振动信号为研究对象,在0.2～4 mm/s范围内改变仿真系统中振动速度的输入值,仿真系统输出的振动速度解调结果与输入设定值的相对偏差如图8所示,随着振动速度输入值的增大,数据的量化误差逐渐减小,因此硬件解调系统仿真结果与输入设定值的相对偏差也呈现减小趋势,其中,振动速度为0.2 mm/s时,解调结果与输入设定值的相对偏差最大为0.085%。

图8 fv=250 kHz时不同振动速度输入时硬件信号解调系统仿真结果

固定振动速度为1.0 mm/s,在50～500 kHz范围内以50 kHz为频率间隔改变仿真系统中振动频率的输入值,仿真所得的解调结果与输入设定值的相对偏差如图9所示:当振动频率fv=350 kHz时,硬件解调系统仿真结果与输入设定值的相对偏差最大,为0.019%。

图9 vp=1.0 mm/s时不同频率输入时硬件信号解调系统仿真结果

仿真结果表明,设计数字的硬件信号解调系统在50～500 kHz范围振动速度解调结果的相对偏差均小于0.1%,与商用激光测振仪的解调精度相当,满足声学测量的应用需求,验证了设计方案的可行性。

4 初步实验验证

模拟多普勒信号经过A/D采集以后,直接输入到FPGA中进行实时解调处理。振动频率为 250 kHz 时,多普勒信号模数转换数据频谱特征如图10所示。图10中,多普勒信号的中心频率即载波频率为40 MHz,当待测振动信号频率为 250 kHz 时,中心频率两侧各有一个39.75 MHz和40.25 MHz的频率分量,它们是由250 kHz的质点振动引起的,也正是需要解调的目标信号。

图10 振动频率为250 kHz的多普勒信号幅频图

基于设计的FPGA硬件平台结合上述反正切解调及相位展开算法,分别对采集到的振动频率范围为50～300 kHz的多普勒信号进行实时解调。利用vivado的集成逻辑分析器(ILA)对解调数据进行抓取,图11所示为振动频率为50 kHz的解调结果波形图,依次为时钟信号、直流成分、叠加直流成分的相位输出结果及最终的相位输出结果。需要说明的是,图11所示的反正切解调结果尚未经过滤波处理,因此信号中包含的高频分量还需进一步滤除。

图11 50 kHz的多普勒信号的解调结果

后续拟采用的实验验证方案如图12所示,将原始多普勒信号同时输入到本文设计的硬件解调系统和商用激光测振仪的解调系统,并分析相应的解调结果,根据对比结果对硬件信号处理系统和反正切解调算法做进一步的性能优化。

图12 实验验证方案

5 结 论

针对高频声学测量中激光外差干涉仪软件解调的局限性,本文设计了基于FPGA的数字硬件信号解调系统和基于CORDIC算法实现的反正切解调方案,通过硬件控制及解调程序,实现了多普勒信号的灵活采集和实时解调,基于System Generator for DSP的硬件仿真和初步实验结果验证了本文设计方案的有效性。后续将根据进一步的量化实验结果对本文设计的硬件系统和反正切解调算法进行性能优化。