断路器分合闸线圈电流信号及其特征点采集系统设计
2021-11-06王天泽陈尔东吉小军
王天泽,陈尔东,吉小军
(上海交通大学电子信息与电气工程学院,上海 200240)
0 引言
随着经济社会的快速发展,大电流、大容量、高电压已成为现代电力系统的主要趋势,对电力系统的稳定性、经济型、可靠性的要求越来越高[1]。断路器作为供电系统的重要环节之一,在电路中起到保护和控制作用[2],而分合闸电磁铁及其操动机构在断路器中具有重要地位,其长期运行中会由于各种原因引起铁芯卡涩、匝间短路等故障,造成断路器机械性能的下降,引发安全隐患。断路器分合闸线圈电流波形是监测断路器机械特性的信号之一,反映了操动机构的多种状态信息,对于分析断路器的机械特性有着重要的指导意义,因此,对分合闸线圈电流信号进行监测十分重要[3-6]。
对于断路器的状态传统检测方法主要是定期维护检修,而此种方法的缺点在于:一是需要停电检修,对于生产生活有着较大影响;二是在拆解检修以及重新组装过程中可能使本身没有故障的断路器产生新的问题[7]。因此,近年来对断路器分合闸线圈电流的实时监测系统发展迅速,而当前对于断路器分合闸线圈电流的采集监测系统往往只对波形数据进行采集,缺少了对波形特征点的提取。针对此问题,本文设计了一套断路器分合闸线圈电流采集系统,并提出一种分合闸线圈电流波形特征点的提取方法,通过对分合闸线圈电流波形和特征点的实时监测,给对断路器机械特性的判断提供了有效的依据。
1 测量原理
1.1 测量对象
分合闸线圈是断路器操动机构重要的元件之一,多数为螺管电磁铁结构,主要由动静铁心、线圈和铁轭等部件组成。当有电流通过线圈时,电磁铁内产生磁通,动铁心受磁力吸动,使断路器分闸或合闸[8]。典型的分合闸线圈电流波形如图1所示。
图1中t0~t4,I1~I3为波形的几个特征点,其分合闸动作过程如下[9-13]:
(1)t0~t1阶段:铁心静止阶段,t0时刻,线圈通电,铁心受到静摩擦力和复位弹簧预压缩弹力的影响并未运动,电流呈指数趋势上升,至稍早于t1时刻,电磁力大于阻力,铁芯开始运动。
(2)t1~t2阶段:铁心运动阶段,电路中有反电动势产生,电流逐渐减小,直至t2时刻撞杆运动到位,铁芯停止运动。
(3)t2~t3阶段:t2时刻铁心停止运动,线圈电流再次呈指数趋势上升,直至电流达到直流稳定值。
(4)t3~t4阶段:t3时刻断路器的辅助触点切断,电流迅速减小直至t4时刻减小为0,完成整个动作过程。
1.2 测量方法
分合闸电流信号的一般持续时间在40~120 ms[14],以本文实验所用的8BK28-12型10 kV开关柜为例,其断路器分合闸线圈电流信号持续时间在40~70 ms之间,这就对传感设备的动态响应提出了一定的要求。
霍尔电流传感器响应速度快,测量精度高,能够测量任意时刻的电流波形,霍尔电流传感器的测量原理如图2所示,其输出电压UO正比于原边电流Ip的大小,十分适用于对分合闸线圈电流波形的采集。
分合闸线圈电路引线穿过霍尔电流传感器的测量孔径的非接触测量方式,很好地克服了电流参量测量时的隔离问题。
2 分合闸线圈电流信号采集系统设计
2.1 系统硬件设计
采集系统实现对分合闸线圈电流信号的采集、处理、存储以及上传,采样率10 kHz,每次采集1 200点数据,时长120 ms,其硬件的主要构成如图3所示,主要由主控模块、信号采集模块、存储模块和通信模块构成。
2.1.1 主控模块
主控模块由STM32F103ZET6及其外围电路构成,该芯片是基于ARM Cortex-M3内核的32位微处理器,具有1 M字节的FLASH和512 K字节的SRAM,拥有丰富的外设接口,其中可变静态存储控制器(flexible static memory controller,FSMC)可以十分方便地实现对多个不同类型大容量静态存储器的扩展。
2.1.2 信号采集模块
信号采集模块由霍尔电流传感器、信号调理电路、A/D模数转换组成。本文选用ECS1015-HL01霍尔电流传感器,5 V单电源供电,输入电流0~15 A,输出电压(2.5±1)V,响应时间<20 μs,线性度误差<1%;AD芯片选用AD7606,量程±5 V,16位4通道同步采样,使用过采样技术,有效降低了量化噪声,提高了信噪比,通过STM32的FSMC接口对其进行控制和数据读取,实现10 kHz的采样率。
信号调理电路如图4所示,第一级AD620仪表放大器的放大倍数可调,以本文测试用8BK28-12型10 kV开关柜为例,其断路器的分合闸线圈电流大小不超过2 A,则霍尔电流传感器输出约为2.5~2.7 V,故在第一级AD620仪表放大器反相输入端引入2.5 V的基准电压,偏置输入端接地,放大倍数设置为20倍,使经过调理电路输入AD7606的电压接近AD的量程范围,达到最佳的精度;分合闸线圈电流信号频率成分主要在低频段,小于1 000 Hz,第二级设置低通滤波器的截止频率为1 000 Hz,滤除高频的噪声干扰;第三级输出级采用同相运放电路,放大倍数设置为1倍,起电压跟随作用。
2.1.3 存储模块
为了预防在对采集到的波形数据进行处理时出现内存不足的情况,本系统在扩展了外部SRAM芯片IS62WV51216,大小为1 M字节,通过STM32的FSMC接口进行驱动控制。为了对处理后的数据进行存储,本系统扩展了外部FLASH芯片W25Q64,大小为8 M字节,通过STM32的SPI接口进行控制。
2.1.4 通信模块
为了实现同上位机的数据通讯,接收上位机指令并上传数据,本系统采用RS485通信电路实现此功能,其电路如图5所示。
2.2 系统软件设计
采集系统软件设计主要包括初始化及参数配置、触发判断、数据存储、通讯等子程序。由于分合闸动作时间很短,在40~70 ms之间,因此需要判断分合闸动作触发采集,本文采用动态阈值结合负延时技术的方法,有效避免了漏判和误判的现象,并采集到完整的波形,其程序流程如图6所示。
(1)首先进行程序初始化,并配置过采样倍数、初始阈值K等参数。
(2)进入外层循环,采集得到5 ms数据并求和得A,A+K为判断是否触发采集的阈值。
(3)进入内层循环,采集最新5 ms数据并求和得B,此处采集求和使用FIFO(first input first output)结构以确保不会漏判。
(4)当B>A+K时,认为分合闸动作发生,采集115 ms数据同之前采集的最新5 ms数据拼接成为完整的120 ms波形数据,进行数据处理并存储数据至外部FLASH,数据储存完毕后返回外层循环,更新A的值。