寄生电容自适应抑制的飞法级电容传感器读出电路

李致铭,兰哲冲,金楷越,张杰,张鸿

(西安交通大学微电子学院,710049,西安)

电容传感器具有高灵敏度和易于集成的优势,广泛应用在触摸屏、加速度计、指纹识别及声音识别等领域。物联网和可穿戴设备等应用系统对电容传感器集成度要求推动传感器工艺尺寸不断缩减至微米(10-6m)量级,这使得传感器的电容变化量随着工艺尺寸缩减至飞法(10-15F)量级。传感器应用环境中的键合线、焊盘、印制电路板(PCB)与静电防护器件带来的寄生电容通常达到皮法(10-12F)量级。在此情况下,大寄生电容上产生的寄生电荷可以轻易干扰甚至吞没传感器电容上的信号电荷,从而严重限制了电容传感器读出电路的信号处理范围和精度[1-6]。

传统的电容传感器读出电路通常采用周期调制方式[7]或双斜坡变换方式[8-9]。前者将传感器的电容变化量转换为方波信号周期的变化量,再用时间数字转换器(TDC)得到数字输出;后者通过积分实现电容-电压(C-V)转换,再通过模数转换器(ADC)得到数字输出。这两种方案都需要在片上集成额外的固定电容来抵消寄生电容的影响,难以适应不同应用场景寄生电容可能出现较大变化的情况。为了在不同寄生电容情况下实现精确的电容测量,文献[10]采用了可变的参考电容CREF阵列,并用ADC的输出结果反馈选择不同大小CREF来适应寄生电容的变化。这种方案本质上也是采用自动增益控制的思想,但其整体结构的反馈必然大大降低读出电路的转换速度。

本文提出了一种基于开关电容C-V转换且带有自动增益控制的全差分电容传感器读出电路。通过设置合理的开关频率,开关电容C-V转换电路可以实现比传统方案更宽的电容测量范围,而全差分结构能抑制寄生电容对电容测量的影响。电路中设带有3位ADC的自动增益控制放大器,以自适应地调整不同寄生情况下有用信号的放大倍数,提高整个读出电路的动态范围。放大器的输出由一个带动态元件匹配(DEM)的12位逐次逼近(SAR)ADC量化。为了抑制噪声的影响,在数字后端采用了对多次转换结果进行平均的降噪方法。所提出的读出电路在2～10 pF的寄生电容下,能够实现1 fF的测量精度,单次测量时间为1.2 ms,总功耗为1.8 mW。

1 读出电路结构和原理

本文提出的飞法级电容传感器读出电路主要包括开关电容C-V转换前端、带自动增益控制的放大器、SAR ADC等模块,其整体电路拓扑结构如图1所示。由图可见,电路中包含两路相同的C-V转换电路,其中一路接电容传感器,另一路空置。通过匹配性设计保证两路具有相同的结构,从而具有相同的寄生电容。两个C-V转换电路将寄生电容与传感器电容一起转换成电压信号,再通过全差分的可变增益放大器将两路的差值电压放大。在两路完全匹配的情况下,这种结构可实现寄生电容的完全抑制。实际情况下,即使两路存在其他环境因素带来的失配,也可以通过两步测量法轻易地消除寄生电容的影响。在该结构中,若应用场景使寄生电容发生变化,则C-V输出的有用电压与总电压的比值将发生大的变化。若采用固定的放大倍数,则难以适应大的寄生电容变化范围。为了解决该问题,本文利用3位的SAR ADC对参考通路的电压进行量化,利用量化结果选择放大器的档位,以合理的倍数对信号进行放大,从而自动适应寄生电容的变化。可变增益放大器的输出由12位的SAR ADC进行量化。一次测量中进行多次采样和量化,并对结果取平均值,从而显著降低电路和环境中噪声的影响。

图1 整体电路拓扑结构Fig.1 System architecture

1.1 前端开关电容C-V转换电路

本文的C-V转换电路基于开关电容周期性充放电可等效为电阻的基本原理来实现[11]。将一个一定值的参考电流IBIAS流入开关电容结构,即可将电容转换为电压,C-V转换电路前端基本原理如图2所示。

图2 C-V转换电路前端基本原理图Fig.2 Schematic of frontend C-V converter

可以证明,当周期为fS的两相不交叠时钟CK1和CK2控制电流IBIAS对寄生电容Cpara与待测电容Ctest之和CS进行充电和放电时,其平均电荷消耗与时间的关系可以用一个电阻RS来等效

(1)

整个结构的平均输出电压可以表示为

(2)

式(2)表明,等效电阻与电容和控制时钟的频率积成反比。可以用一个高精度的电流对该开关电容结构进行充电,通过产生的电压大小,对待测电容和寄生电容之和进行测量转换。本文中,电流源采用片上的基准电路实现[12]。同时为了稳定转出的电压,需要一个片外的大电容Cmod来滤除纹波。

式(1)还表明该电路具有可配置性强的特点,通过适当改变时钟的频率以及电流源的大小,即可用于具有不同总电容的应用场景,使输出电压保持在后续电路能处理的合理范围。

1.2 全差分寄生电容抑制电路

在寄生电容较大的应用场景中,待测电容Ctest的值相对于Cpara过小,Ctest引起的电压变化仅是叠加在寄生电容产生的电压Vmod上的一个微小电压。以典型电路参数为例,若寄生电容为10 pF,时钟频率为20 MHz,IBIAS为40 μA,则可算出仅寄生电容输出的电压为0.2 V。被测电容1 fF的输出电压变化仅约为20微伏(10-5V)量级,也就是说有用的电容信号完全淹没在寄生电容产生的电压中。如果直接测量,在1.8 V的供电下,需要ADC位数达到20位以上才能分辨1 fF电容的电压变化,这大大增加了ADC的设计难度和整体电路开销。为了解决这一问题,通常的做法是对信号进行放大。然而,不同的应用环境寄生电容可能产生较大的变化。例如,基于上述例子的参数,寄生电容2～10 pF的变化对应直流电压Vmod的变化范围为0.2～1.0 V。若直接对信号进行放大,必然受到电源电压的限制。如果降低IBIAS或增大fS,又会严重衰减信号。因此,如何消除寄生电容引起的直流电压的影响是飞法级高精度电容传感器读出电路设计的难点。

图3 全差分放大结构Fig.3 Fully differential amplifier circuit

针对这一问题,本文提出了如图3所示的全差分放大结构处理C-V转换得到的差值放大信号,并且通过开关电容运算来抵消寄生电容产生的共模电压。图中的VIN为主通路寄生电容与待测电容产生的电压;VCM为运放的共模电压;VOP和VON分别为运放的正负输出电压;φ1与φ2为可变增益放大器的控制时钟;CC与Cf分别为输入电容与反馈电容。本设计设置了一路完全对称的空载通路作为对照,其寄生电容与主通路一致。相同条件下空载通道充电产生的电压即等于主通道的寄生电容产生的直流电压。这一对电压由全差分可变增益放大器处理后,输出的差值就是放大后的传感器电压。如图3所示,在φ1为高的相位,VIN与Vmod对CC进行充电,运放正负输入端的电容积累的总电荷分别为

QP1=(Vmod-VCM)CC

(3)

QN1=(VIN+Vmod-VCM)CC

(4)

在φ2为高的相位,电容阵列CC的左极板复位为Vmod。电荷分享完成后,运放输入节点虚短,且电压为VX,可得运放输入节点电荷为

QP2=(Vmod-VX)CC+(VX-VON)Cf

(5)

QN2=(Vmod-VX)CC+(VX-VOP)Cf

(6)

由电荷守恒即QP1=QP2,QN1=QN2,可得到输出电压与传感器对应的输入电压的比值为

(7)

由上述推导可以看出,寄生电容产生的电压Vmod被完全消除了,同时放大增益由CC与Cf的比值确定,可以设计得很准确。本设计中,近40倍的增益就能够将20微伏(10-5V)量级的信号放大到0.5 mV以上,因此后端用一个12位的SAR ADC即可进行量化。

该设计的优势在于可以通过差分运算消除寄生电容的影响,从而大大提升读出电路对寄生电容的容忍能力,同时有效利用较低的工作电压范围。另外,全差分结构设计相对于单端C-V电路,能更好地抑制其他共模干扰。

1.3 自动增益控制

虽然上述的全差分电路能够消除寄生电容产生的共模电压,但是不同寄生电容条件下有用信号VIN的值与寄生电容Cpara有关

(8)

由式(8)可以看出,当寄生电容较大的时候,电容变化引起的电压变化更小,因此对不同寄生电容情况下,增益的处理是不同的。本文设计了一个自动增益控制方案,通过检测Vmod的大小来选择放大器的放大倍数,从而能在寄生电容不同的情况下,自适应地将传感器电压放大到合适的输出范围。为了能自适应地选取增益档位,本文采用如图4所示的自动增益控制电路实现档位自适应控制,该支路包括一个简单的3位ADC与相应的译码电路。图中的CC由电容阵列C0～C4实现,并由开关S0～S3进行控制。

图4 自动增益控制的实现电路Fig.4 Automatic gain control circuit

考虑到功耗和转换速度的要求,3位ADC选择SAR ADC结构来实现。由分析可知,寄生电容在2～10 pF时,前端检测电路输出的直流电压范围为0.2～1.0 V,该SAR ADC在面对0.2～1.0 V的输入信号时可以产生8个码值的变化。通过这8个不同的量化码值则可以设置5个调节增益档位,可覆盖2～10 pF寄生电容范围内1 fF～1 pF电容的测量需求。

上述方案以较小的面积和功耗实现了自适应增益控制,并且由于是开环结构,相对于文献[10]具有测量时间短的优势。

1.4 信号范围映射电路

通过前面的推导,由式(7)可知该前端输出的信号始终有VON大于VOP,为了有效利用全差分ADC的动态范围,并且降低对ADC的性能要求,本文设计了一个信号映射电路[13],将VON-VOP变为双极性信号,从而有效利用ADC的转换范围。信号映射电路的结构如图5所示。

图5 信号映射电路的结构Fig.5 Signal mapping circuit

可以看出,VOP和VON通过4个开关在不交叠时钟信号的控制下传递到CL1和CL2的左极板。在CK1和CK2两个相位,CL1和CL3以及CL2和CL4保持电荷守恒。因此,如果CL1～CL4具有相等的值,则可以得出CK2时的差分和共模输出分别为

(9)

为了让VON与VOP在转换过程中保持稳定,信号映射电路的时钟CK1与CK2的频率快于可变增益放大器的工作频率,在φ2为高的相位实现信号映射。ADC在CK2相位对信号进行采样和量化,即可得到电容测量结果。

1.5 基于DEM校准算法的12位SAR ADC

为了降低功耗并缩短转换时间,本文选择SAR ADC来对前端的输出电压进行模数转换。ADC的设计精度为12位,采样时钟为200 kHz。

为了尽可能地降低ADC中电容阵列失配产生的误差,本文采用了DEM校准的技术对电容失配进行补偿。该结构将传统的3位二进制权重电容阵列转化成如图6所示的7位温度计编码的单位电容阵列,并用基于交换原则的DEM校正算法来选择相应的电容[14-15]。采用DEM算法可提高ADC的无失真动态范围(SFDR),进而提高ADC的有效精度。

图6 DEM的电容映射示意图Fig.6 Capacitor mapping diagram of the DEM method

整个SAR ADC的基本电路结构如图7所示,数模转换器(DAC)阵列采用电容复用的切换策略[16-17],这种切换策略能复用电容阵列,从而使总电容减小一半。采样开关采用栅压自举开关,以提高SAR ADC的线性度和信噪比。

图7 本设计SAR ADC基本电路结构图Fig.7 SAR ADC structure in the proposed circuit

在输入信号为3.3 kHz的正弦输入信号的条件下,ADC输出的动态频谱图如图8所示,从频谱图可以计算得到,ADC的信噪失真比(SNDR)为70.82 dB,SFDR为87.55 dB,有效位数ENOB为11.47位。

图8 输入信号为3.3 kHz、采样频率为200 kHz时 ADC的动态频谱 Fig.8 ADC output spectrum for 3.3 kHz sinusoid input signal at 200 kHz sampling rate

2 噪声分析

所设计的读出电路的等效输入噪声主要由前端电路的KT/C噪声、运放噪声以及ADC产生的量化噪声3部分组成,总噪声的表达式如下

(10)

其中ADC的噪声由可变增益放大器的放大倍数进行抑制。在传感器寄生电容为2 pF时,提供增益的电容(CC)大小为32 pF,对于开关电容结构,kT/C噪声均方电压为11.4 μV。

运算放大器的等效输入噪声频谱仿真结果如图9所示。噪声在200 kHz处为273.24 aW/Hz(假设以1 Ω电阻为负载),对测量的影响非常小。ADC的噪声经过可变增益放大器放大倍数的抑制,可以忽略不记。

图9 等效输入噪声频谱仿真结果Fig.9 Input-referred noise spectrum

相对于Sigma-Delta ADC过采样方案,SAR ADC的缺点在于容易受到噪声以及采样时刻各种干扰的影响。为了进一步消除噪声以及其他干扰对测量精度的影响,本文在片外采取多次测量求平均值的方法,能够显著地降低噪声和干扰的影响。

图10 整体版图结构Fig.10 Layout structure

3 仿真结果

本文的读出电路采用0.18 μm CMOS工艺设计,整体版图结构如图10所示,核心电路面积为1.2 mm×0.89 mm。整个电路采用3.3 V供电,内部各模块的电压由片上的基准与片上电源供电,整体功耗仿真结果为1.8 mW,测量时间为1.2 ms。若定义转换能量为功耗与测量时间的乘积,可以算出本设计转换能量为2.16 μJ。

由前文可知,整体电路对电容的量化表达式为

(11)

式中:Cout为量化结果,G为整个系统的增益。对应的测量曲线经过处理如图11所示。Cpara值较大时,可看出测量曲线的线性度更好,Cpara值较小时则线性度差,这是因为测量曲线在Cpara值较小时,近似关系不够理想,但是这一问题对测量并没有造成影响。通过拟合曲线对测量结果进行误差标定可以得到如图11的结果,可以看出本文所提出的结构测量精度小于1 fF。

(a)Cpara为2 pF

(b)Cpara为5 pF

(c)Cpara为10 pF图11 电容测量曲线Fig.11 Capacitance measurement curves

为了与国际同类电容测量电路的性能进行对比,电容测量电路的信噪失真比定义为

(12)

式中:输入范围为DR,测量精度为A。品质因数为

(13)

式中WT为转换能量。计算出整体SNDR为70.05 dB,品质因数为842.182 pJ·步-1。表1中列出了本文设计的读出电路与其他文献的性能对比,可以看出本设计的测量时间较短,测量精度和能容忍的最大寄生电容也有一定的优势。

表1 电容数字转换电路性能对比表

4 结 论

本文提出了一种能自适应抑制寄生电容的飞法级电容传感器读出电路,其电容-电压转换基于开关电容电路实现,从而可通过设置合理的时钟频率增大电容检测范围。电路采用带3位自动增益控制的全差分放大器放大传感器信号,同时自适应地抑制大寄生电容产生的电压的影响。与现有文献相比,本文的电路消除寄生电容的代价较小,而且具有很强的适应性,在大寄生、高精度电容测量和传感器模数转换领域有较好的应用前景。