单片机在数字采控电路设计中的应用

宋 芳

（河南工业贸易职业学院，河南 郑州 451191）

0 引言

传统的数字采控电路设计要求研究人员具备丰富的设计经验以及背景知识，设计周期较长，并且人工干预较多，从而导致数字采控电路的优化设计逐渐具有更高的挑战性[1]。对于当前的数字采控电路而言，经过研究人员和技术人员长时间的研究，已经存在许多较为成熟的自动化设计工艺以及工具，能够在更短的时间内将电路设计者的思想转换为实际的电路拓扑或物理版图，通过相应的先进工艺手段完成对数字采控电路的设计[2]。单片机以其强大的集成功能一经推出，便受到广泛应用，成为电路设计中的重点应用内容。因此，本文将单片机应用在数字采控电路设计中，提出一种新型基于单片机的数字采控电路设计方法。

1 基于单片机的数字采控电路设计方法

1.1 数字采控电路阻容滤波器设计

电路阻容滤波器是数字采控电路中的核心部分，因此在对数字采控电路设计时，第一步是对其阻容滤波器进行设计。对于任何复杂滤波网格结构而言，都需要若干个结构简单的一阶和二阶滤波电路的共同组成[3]。针对当前模拟集成电路运行特点，本文选用一阶无源低通滤波器，将可进行调节的参数元件数设为3个，而在滤波器的设计过程中通常选用温度系数较小，并且精度较高的电阻。因此，在对数字采控电路阻容滤波器设计过程中，本文将其电阻的取值设定为2K～150K范围之间。将电阻的搜索空间定义为在2K～124.6K范围之间，步长设置为0.2K。电容选择损耗较小的优质电容，将电容的取值设定在大于15pf，根据数字采控电路滤波器的截止频率公式计算对截止频率进行计算，设截止频率为公式

为k，则其计算公式，如公式（1）所示。（1）

在公式（1）中，R和R＇指的是滤波器中的两个阻值；C指的是滤波器电容。根据公式（1）得出，本文选用的一阶无源低通滤波器的截止频率为150K左右。因此，能够估算得出电容的取值范围应在15pf～1024pf范围之间，其步长为15pf。

考虑到在模拟集成电路中通常包括多向性能兼容指标，即多目标，因此，本文采用将多个子目标以加权和的形式展现，将多目标问题转换为单目标问题。在对单目标问题分析过程中，利用滤波器的频率响应曲线与理论滤波器响应曲线拟合，从而得出针对单目标优化的可靠性，并得出滤波器的自适应函数。设滤波器的自适应函数为f，则其计算公式，如公式（2）所示：（2）

在公式（2）中，s指的是自变量；e指的是采样频率；p指的是常数，通常情况下为1，主要目的是为防止自适应函数的分母为0。在公式（2）在理想滤波器的条件下，其最大数值为30000。

1.2 基于单片机的电路参数选择

为了满足数字采控电路的自动化程度，本文对电路中的节点数量、元器件的种类以及组容器件数目进行明确的规定和限制。利用单片机控制器在外接自主计算机组织的同时，可以接受7V-12V的直流输入电压。在模块单独运行的过程中，充电控制数据保持数字输入状态，且可对器件电路提供5V和3.3V两种备选输出电压条件。基于单片机模块采用BST-V51的智能集成底板，在太阳能充电线路处于闭合状态的前提下，调整控制器电机

作者简介： 宋芳（1981-），女，汉族，河南南阳人，讲师，工程硕士，研究方向为电子技术、检测技术。转速，使系统驱动能力在短时间内达到顶峰状态，并以此迫使未经完全利用的太阳能电子快速流入数字采控电路，达到减少无功监测消耗的目的。由于本文采用的基于单片机的数字采控电路设计方法其结构相对简单，以此可进行简化。由上述得出，本文设计的数字采控电路固定节点共有8个，node+和node-分别占用两个三位二进制代码。Value指的是对应器件的数值，占用一个九位二进制代码。

1.3 控制数字采控电路数据采集误差

由于数字采控电路数据采集误差、监测目标选取误差、运行环境误差是三类电路主要误差条件，数字采控电路数据采集误差多发生于监测设备原件的安装过程，受到单片机充电干扰条件χ的直接影响，取D作为数字采控电路数据采集上限条件，可将该项采集误差结果设为F，则其计算公式，如公式（3）所示：

在公式（3）中，d指的是数字采控电路数据的随机采集向量；λ指的是单片机的智能化干扰频率；s指的是数字采控电路数据所承受的平均监测干扰数据量。通过公式（3）本文设计的数字采控电路type与node+、node-的基因位对模拟集成电路的电路性能影响大，value基因位对电路的性能影响小。因此，在数字采控电路中每个元件占用32位二进制染色体，则整个电路需要的染色体总长度为256位。至此，完成基于单片机的数字采控电路设计。

2 实验论证分析

2.1 实验准备

本次实验选用ongoingTKSC0.10微米工艺库，其工作电压为4.5V，计算机选用Uicrv-18工作站，其CPU大小为500，内存为512M，为本文实验提供实验环境。选取的种群样本大小为100，进行代数为200代，设置初始交叉概率为0.98，初始变异概率为0.25。本次实验默认频率参量为30Hz，在每次CC2530设备调节操作后，触动ARM处理器，直至degee监测器数值发生改变，分别利用本文提出的电路设计方法与传统电路设计方法对该电路进行设计，并设置传统电路设计方法为实验对照组。在实验过程中，考虑到直流增益的问题，将电路的采集速率设置为本次对比实验的验证指标，记录实验结果。

2.2 实验结果与分析

根据上述实验准备，将两种设计方法设计的数字采控电路进行应用，并将其应用效果中的采集速率指标进行记录。实验得出的具体结果，如表1所示。

表1 实验结果对比表

根据表1可以看出，本文设计电路采集速率明显高于对照组2倍以上，采集速率更高，可以实现对数字采控电路的优化设计，能够充分达到预期要求效果。因此，通过对比实验证明，有理由将本文设计的数字采控电路广泛投入使用。

3 结束语

考虑到数字采控电路的设计愈发的受到重视，基于单片机的数字采控电路设计方法经历了从起步到快速发展的阶段。因此，本文对数字采控电路设计方法进行基于单片机的优化设计是十分必要的，通过实例分析结果证明设计的数字采控电路是具有现实意义的，能够为数字采控电路的优化设计提供理论支持，为数字采控电路的发展提供更加广阔的空间。但本文不足之处在于，没有对基于单片机的数字采控电路的打开调试程序进行深入分析，相信这一点，可以作为基于单片机的数字采控电路设计领域日后的研究内容之一。