基于集中式架构的高速率大容量测量存储系统设计

2020-02-05徐进王强王锦程

电子技术与软件工程 2020年7期

徐进王强王锦程

（北京航天长征飞行器研究所北京市 100076）

1 前言

随着飞行器的技术发展，带来了多样化的测量需求，包括图像信息、导航信息、总线信息等多种新的测量需求[1][2]，而传统的测量存储系统架构是多链路测量存储架构，如图1 所示。针对每个测量需求，需要不同独立的采集存储设备去实现，这种系统架构随着测量需求类型的增加，必然会带来设备越来越多，系统越来越庞大和复杂，与测量存储系统小型化趋势的冲突势必越来越严重。

2 系统方案设计

本文提出了集中式测量存储架构，如图2 所示，不同的测量需求通过采集后，再一起进行集中的合成编帧，最终进行统一的存储。这种架构所带来的好处是随着测量需求的增加，只需要增加采集接口，而关键的合成设备和存储设备可以沿用，系统的适用性更加通用，可快速满足不同的项目需求。

按照集中式测量存储架构，测量存储系统方案如图3 所示，可以看出对各路采集数据进行统一合成的核心设备是接口控制器，完成各类测量需求数据的接收组帧工作，组帧后形成一路数据送至存储器进行存储。

图1：多链路测量存储架构

3 接口控制器设计

3.1 模块化设计思路

接口控制器采用模块化设计思想，组成框图如图4 所示，由电源模块、服务器模块、LVDS 模块和422 接口模块等四个模块组成，其中服务器模块完成测试接口的转换、与外系统通信和存储器状态字接收功能；422 接口模块完成测量需求2 的接收工作；LVDS 接口模块完成测量需求1、测量需求3 和测量需求4 的接收工作，并与422 数据进行组帧，发送给存储器。各个功能模块相对独立，当系统需求变化时，只需要更换模块来满足系统的测量需求，不需要对整个系统架构进行大的变化。

为适应飞行器存储测量需求多样化的发展趋势，采用集中式的测量存储架构，只需对外部采集接口进行相应更改就能满足系统需求，而在单机的设计中采用模块化设计思想，能够将系统的更改快速分配到某一单个模块的更改，实现能够快速重构的存储测量系统。

3.2 高速串行总线实时存储设计

传统数据存储系统中，数据通过并行总线传输给数据存储装置，数据线和数据线未进行数据同步，因此只能够提供小于150MB/s 的数据带宽；此外，由于存储芯片本身的限制，导致存储容量的增加的同时数据存储的误码率亦急剧上升，无法满足对测量存储系统提出的需求。本文提出基于高速串行总线的大容量数据实时存储系统，通过高速串行总线、ECC 校验、读写流水线及数据重对齐等先进技术的应用，实现了2.4Gbps 带宽的数据传输和存储，系统实现框图如图5 所示。

接口控制器和存储器之间通过高速串行总线实现数据的交互，总线包括4 对差分LVDS 数据和1 对随路差分LVDS 时钟，可以实现2.4Gbps 带宽的信息稳定可靠传输，其工作流程如下所示：

（1）接口控制器实现总线的发送控制。数据发送时，接口控制器从有效数据中提取4 字节，联合1 字节总线控制信息，对40位并行比特流进行串化操作，得到4 路串行数据流，例如当发送32位数据为“0x12345678”的时候，添加控制信息“0xC0”（表明当前为数据字），得到40 位数据为“0xC012345678”，将该数据串化后得到4 路比特流，每路10bit，即第一路为40 位数据的0～9 位，第二路为10～19 位，依次类推；在串化得到数据的同时，锁相环回路产生一路时钟信号，保证接收端实现数据的同步读取。

（2）存储器用于实现总线的接收控制。数据接收时，存储器接收高速总线发送的4 路LVDS 差分数据和1 路LVDS 随路差分时钟，通过随路时钟将4 路数据进行解串，得到40 位并行数据进行存储，单通道解串操作时序如图6 所示；得到40 位并行数据后（包含8 位控制数据和32 位存储数据），通过FIFO 方式进行变位宽处理，每得到128 位数据后，将变位宽后的数据在FLASH 阵列控制器的控制作用下同时写入16 片FLASH 中。

实时存储系统利用ECC 编码技术进行数据存储的实时纠错[3]。存储器对FLASH 进行写操作前，首先对数据进行ECC 编码，编码规则采用Hamming 码，Hamming 码生成器将每512 个字节有效数据产生3 个字节的ECC 纠错码，并将ECC 纠错码保存到FLASH用户空闲区中，流程如图7 所示。存储器对FLASH 进行读操作时，需要同时读取ECC 纠错码，并对读取的数据进行ECC 编码操作，得到的结果与保存在FLASH 中的ECC 纠错码进行比对，根据ECC 纠错码纠正数据中的比特翻转。

为了实现高速总线的可靠传输，需要对4 路LVDS 差分数据进行同步处理，实时存储系统通过插入延迟操作实现总线数据的重对齐，从而满足数据的同步要求。总线数据接收时，如果来自4 路LVDS 差分数据的不同步时，向信号超前的通道插入延迟位，以图8 为例，总线串化因子为4，当某通道输入数据RX_IN 超前于其他通道数据一个时钟时，产生DATA_ALIGN 延迟位插入指示信号，即在DATA_ALIGN 的上升沿在接收的RX_IN 中插入延迟位X，得到输出数据为RX_OUT，从而实现了超前通道与其他通道的同步，保证了数据传输的正确性。

图2：集中式测量存储架构

图3：集中式架构的存储测量方案

图4：接口控制器组成框图

基于高速串行总线的大容量数据实时存储系统突破了数据高速可靠传输技术，解决了大容量存储误码率提高的问题，实现了测量存储系统数据的大容量高速率实时可靠存储。

4 实施效果及结论

本文提出的集中式存储测量架构和单机模块化设计方法，解决了目前存储测量系统的测量需求多样化带来的问题，能够将系统的更改快速分配到某一单个模块的更改，实现具备快速重构能力的存储测量系统平台。采用的基于高速串行总线的实时存储技术，通过4 路串行低压差分传输对实现2.4Gbps 的数据传输，采用的数据同步技术和ECC 纠错算法保障了传输和存储的可靠性，实现了高速、稳定可靠的设备间数据传输。