全加器设计中的卡诺图化简法

李梦迪 梅琼 肖运昌

摘  要：卡诺图化简法是简化四变量及其以下逻辑函数的主要手段和工具，它思路清楚，目的明确;但由于卡诺图化简过程要求繁复，规则运用灵活多样，因此在具体卡诺图化简问题中须全面深入地考虑和探讨。该文就高等教育出版社《电子技术基础》（数字部分，康华光主编）中全加器的卡诺图化简过程为例，试通过解读该例，阐述其中卡诺图化简法对逻辑函数化简，以及逻辑电路图设计的作用和规范要求。

关键词：全加器  卡诺图化简法  逻辑电路

中图分类号：TN7   文献标识码：A            文章编号：1672-3791（2019）06（c）-0019-02

在全加器的设计中，主要过程包括：首先由逻辑要求列出真值表，其次根据真值表写出逻辑函数，最后将逻辑函数化简，并根据化简结果画出逻辑电路图。该过程步步渐进，直接明了，其中主要难点在于写出逻辑函数后所进行的逻辑函数化简，这也是数字电路设计过程的基础。

逻辑函数化简，可用多种方法进行，其中常用的主要包括代数公式法和卡诺图化简法[1-3]。两种方法中，代数公式法需要学生理解记忆多个逻辑函数关系，初学者较难把握，因此应在积累足够的认识和经验时才能快速、便捷地解决问题;而卡诺图化简法思路清晰，目的明确，无需记忆任何逻辑关系，但要求学生清楚卡诺图的正确填法以及深入理解卡诺圈的画法规则，该过程亦需要学生明确理解其中要求，并进行长期的训练积累。二者相比较而言，由于卡诺图化简法直接明了，因此对于3、4变量逻辑函数的化简处理更具优越性。

该文就高等教育出版社《电子技术基础》（数字部分，康华光主编）中全加器的卡诺图化简过程为例[1]，探讨其中卡诺图化简法对逻辑函数化简以及逻辑电路图设计的指导作用和规范要求。

1  逻辑函数的卡诺图法化简

首先，卡诺图化简法的主要步骤包括记最小项表达式、填卡诺图、画卡诺圈和写出最后化简乘积项。在这些步骤中，除了最小项定义的理解外，最主要的难点就是卡诺圈的画法。其遵循的原则有如下4点：（1）包围圈内的方格数必定为2n个，n为非负整数;（2）相邻方格包括上下底相邻、左右边相邻和四角相邻;（3）同一方格可被不同的包围圈包围，但新增包围圈中一定要有新的方格，否则该包围圈为多余;（4）包围圈内的方格数要尽可能多，包围圈的数目要尽可能少。这四点中，第（1）（2）点可以结合实例通过详细列举理解，尚易掌握;但对于第（3）（4）点，由于其形式多样复杂，难以详细列举，故对初学者而言，不易掌握。该文对于后二点，结合教材中全加器的设计过程，做深入而详细的实例解读。

根据全加器的功能，可列出其真值表。其中Ai、Bi分别记为本位被加数和加数，Ci-1为低位进位数，Si为本位和数（称为全加和），Ci为向高位的进位数。由真值表可写出Si、Ci的逻辑表达式，可用一个三变量卡诺图进行化简，其具体化简图形如图1所示。

2  全加器逻辑电路的实现

但是，在全加器的电路设计中，由于本位结果输出Si的简化结果已经给出，而其中恰含有Ai、Bi的异或门，因此，为了节约逻辑门的理念，我们完全可以在进位输出的电路中借用本位结果的异或门来输出，从而减少逻辑门的用量，这符合逻辑电路设计中“经济实惠”的基本原则。因此，在化简进位信号时，应根据（3）式的逻辑函数来进行逻辑电路的设计，这更有利于使整个全加器系统的电路达到简洁的要求。反之，若我们根据（2）式来确定逻辑门选取，那么对于（1）式的简化将要根据（2）式结果来给出改变的最简形式，这将消耗更多的逻辑门电路。由此可以看出，结合电路结构和经济实用两个因素，用（1）（3）式的逻辑电路来设计该全加器是最优的，因此，对于Ci的卡诺圈并非“传统”定义上的圈法。

在教材中，对于图1的解释编者通过“其中Ci的包围圈是为了便于利用AiBi的结果”这一句话来给予解释，简约而不简单，描述切合要点，其中用词考究、所虑周全，略见一斑。

3  结语

综上所述，对于逻辑函数的卡诺图化简过程，在具体逻辑电路的设计中，我们不仅要根据化简规则来进行逻辑函数的处理，还要因事制宜，根据体系的整体电路对比优化来进行合适的简化，有时圈法貌似非“最简”，实则已达“最简”。

参考文献

[1] 华中科技大学电子技术课程组，康华光.电子技术基础（数字部分）[M].6版.北京：高等教育出版社，2013.

[2] 徐秀平.电工与电子技术基础[M].北京：机械工业出版社，2015.

[3] 梁子秀.如何講好基尔霍夫定律[J].科技信息，2010（17）：780.