2-1MASH多位Sigma-Delta转换器设计

2018-12-20陈鑫磊辛晓宁黄鑫

电子设计工程 2018年24期

陈鑫磊，辛晓宁，黄鑫

（沈阳工业大学信息科学与工程学院，辽宁沈阳110870）

随着CMOS工艺的发展，数字电路在面积、功耗、速度上的优势得以体现，模数转换器作为将模拟信号转换为数字码的设备应用范围不断拓宽。同时由于MOS晶体管固有的小增益以及电源电压的降低，都使得高精度模拟电路的设计变得更加困难。不同于其他类型的转换器，Sigma-Delta型转换器大量使用廉价、快速、低功耗的数字电路，在分辨率相同的前提下对模拟部分的要求低，符合CMOS技术的发展方向[1]。

传统的一位量化Sigma-Delta转换器，过采样率一般要达到信号带宽的上百倍[2]。虽然精度高线性度好，但是转换速度极慢，仅适用于低速高精度的场合。通过增加量化器位数使用较低的过采样率完成转换，可以大幅提高转换速度，将Sigma-Delta型转换器的应用范围进一步扩展。但是采用多位量化技术后，反馈回路中的DAC也必须采用多位结构。由于器件制造过程失配不可避免，使用温度码控制的DAC，由于在输出固定的情况下使用单元也固定，将引入较大非线性，极大的限制了多位量化转换器的性能。通过在DAC控制逻辑中应用数据权重平均算法，使得DAC的各单元在一定时间内被使用的概率相同，是解决该问题的有效方法。

1 调制器建模仿真

Sigma-Delta转换器中关键技术是过采样技术以及噪声整形技术，这就要求采样率远高于信号带宽，在设计过程中直接使用Hspice对晶体管级网表进行仿真速度较慢，给电路设计带来困难。为了提高设计效率，使用Matlab对影响调制器性能的关键参数进行建模仿真非常重要。

1.1 调制器结构的确定

采用单环结构实现高阶调制器存在稳定性问题[3]，而MASH结构各级调制器阶数均小于等于二，本身是稳定的。每一级调制器输入为上一级调制器的量化误差，通过对各级调制器的输出进行运算可以抵消前级引入的量化噪声，仅保留经过高阶整形的最后一级量化器引入的量化噪声，从而实现高阶噪声整形的效果[4-5]。调制器结构如图1所示。

图1 MASH调制器结构

考虑到一阶调制器噪声泄露较大，选择二阶调制器作为第一级比较适宜，第二级为一阶调制器，对第一级的量化误差进行转换。假设第一级量化器的增益为k，量化器的量化误差为e1，第一级二阶调制的输出可以表示为式（1）：

当系数满足式（2）的要求时信号通道为输入的延迟，噪声通道为高通滤波。

将式（2）带入式（1），可以得出第一级调制器的传递函数如式（3）所示：

第二级采用一阶调制器结构，输入是第一级调制器中第二阶积分器输出的β倍用x2表示，与第一级调制输出y1和量化误差e1之间的关系如式（4）所示：

第二级调制器的量化误差用e2表示，调制器的传递函数为式（5）：

通过选择合适的参数将第一级的量化噪声e1抵消。调制器总输出如式（6）所示：

1.2 建模仿真

调制器采样率选择500 kHz，使用2-1级联结构保证整体的稳定性，考虑到电路的复杂程度量化器位数选择三位，过采样率选择32倍。根据上一节的分析结果，系数g2’取2其他系数取1。为了更准确的反映调制器性能，在建模过程中对电路的非理想因素进行了考虑，包括开关热噪声、DAC单元失配、运放噪声以及第一级积分器中运算放大器的有限增益[6-7]。

根据之前的分析可以看出2-1MASH结构调制器的第一级是一个独立的二阶调制器，其输出的功率谱如图2（a）所示，经过误差消除逻辑处理后调制器整体输出的功率谱如图2（b）所示，通过比较可以看出MASH结构可以实现更高阶数的噪声整形，有效提高转换器精度。

2 调制器电路实现

调制器使用开关电容电路实现，采用全差分设计，调制器主要由积分器、量化器、反馈DAC组成。积分器的主要部分是全差分运算放大器，量化器部分对结构进行说明，DAC部分介绍DWA算法的实现。

图2 调制器仿真结果

2.1 全差分运算放大器的设计

全差分运算放大器采用折叠共源共栅结构，输出摆幅大稳定性好[8-9]。调制器本身具有噪声整形能力，随着阶数的增加，对模拟电路性能的要求逐级降低，第一级积分器是影响调制器性能的关键因素。为提高整体性能，同时降低功耗，仅对第一级积分器使用了增益提升技术。增益提升技术的基本原理是在支路中加入辅助放大器，利用负反馈使支路中晶体管的源端电压保持不变，这样就保证了支路中的电流不跟随输出电压变化，提高了支路的输出阻抗从而实现了放大倍数的提升。增益提升型折叠共源共栅放大器结构如图3所示。

共模反馈采用开关电容电路实现，根据电荷守恒可以得出共模反馈电路的输入输出关系如公式（7）所示。

图3 增益提升技术

采用增益提升技术后，运算放大器直流增益达到83.6 dB，单位增益带宽14.04 MHz，相位稳定裕度75.5°，仿真结果如图4所示。

图4 增益提升运算放大器仿真结果

2.2 量化器的设计

三位量化器采用Flash结构，动态比较器由预防大器与锁存器构成。采用半均匀量化技术，在输入信号动态范围的主要部分上进一步降低了量化器引入的量化噪声。量化器需要对差分信号进行转换，一种方法是使用两个单端ADC对差分信号分别进行转换，转换结束后通过数字运算得到最后结果，该结构不需要电容，具有面积较小的优点[10]。但是每一个量化器中的比较器数量翻倍功耗较大，同时需要额外的运算电路可能带来新的时序问题。应用范围更广的是开关电容结构，该结构使用开关电容电平平移电路实现对差分信号的转换[11]，量化器结构如图5所示。

图5 三位量化器

2.3 DWA算法的实现

反馈回路中的多位DAC通过开关电容阵列实现，使用温度码作为控制信号，由于输入输出关系固定，由于单元间的不匹配将会引入较大的非线性误差，DWA算法的主要思想就是使一定时间内，各单元被使用的概率平均[12]。DWA算法通过累加以及移位实现，量化器的输出与上一次的值进行累加，结果作为指针使用[13]，用于确定起始单元。输出连续为1时，DWA模块仿真结果如图6所示。通过仿真结果可以看出，在DAC连续输出1时各个单元将被轮流使用，而不是单纯使用一个单元，实现了预期的功能。

图6 DWA电路仿真结果

电路的其他部分还包括时钟及偏置产生电路，提取模拟部分网表使用Hspice进行仿真，对结果进行计算分析功率谱如图7所示。

图7 调制器电路仿真结果

根据仿真结果可以看出调制器至少可以提供87 dB的信噪比，无噪声位可以达到14.16位。

3 数字电路设计及混合仿真

数字电路部分，除误差消除电路外还包括抽取滤波器及校准算法电路。抽取滤波器采用4阶CIC滤波器实现，通过将校准转化为多周期计算，在状态机的控制下实现运算单元复用，减小了电路面积与功耗。模拟部分提取晶体管级网表，数字电路使用Verilog描述，混仿使用ADMS软件进行。电路首先完成零电平校准，参考电压1.2 V将600 mV校准为满量程，这时差分输入范围±600 mV，数字输出14为。对输入为300 mV的情况进行仿真结果如图8所示。

图8 混仿结果

电路解除复位450微秒后电路建立稳定的输出，仿真结果第一行为校准后的16位数据，稳定在16381±1。第二行为截取高14位后的结果，稳定在4095，与计算结果吻合。为进一步验证转换器性能，对变化量为180微伏的台阶波进行转换，数据稳定后将得到的结果带入式（8），可计算出对应的模拟量范围。

计算结果如表1所示，考虑到输入电压与校准后量化级中心值之间的差，最低有效位有一位的变化，校准结果可靠。

为了验证转换器性能，除对转换精度进行验证外，还需要对转换器的线性进行验证，对于奈奎斯特率转换器，输入输出是一一对应的，对应关系的准确性可由积分非线性与微分非线性表述[14-15]。对于过采样转换器，由于数据不仅与当前的模拟输入有关，还与之前一段时间内的模拟输入有关。通过之前的仿真，可以看出在较长时间后输出才能稳定，受限于硬件的计算能力验证其积分非线性将非常困难，这里对11个点进行了验证，验证结果如表2所示。