sCMOS相机驱动电路开发

2018-12-20李保权李海涛

电子设计工程 2018年24期

高策，李保权，李海涛

（1.中国科学院国家空间科学中心北京100190；2.中国科学院大学北京100049；3.中国科学院复杂航天系统电子信息技术重点实验室，北京100049）

极弱光成像有着广泛的应用需求，包括夜视、侦查、科学应用等等[1-6]。诸多领域的需求驱动，正逐步推进极弱光成像传感器产品的升级换代。近年来，随着制造工艺水平的提升，低噪声、高性能、背照的sCMOS已经市场化，这为研制高灵敏、高分辨的极弱光成像探测器EBCMOS奠定了很好的技术基础。

针对国内EBCMOS的开发需要，本论文选用了一款国内生产的、能够满足EBCMOS应用需求的sCMOS器件，其型号为GSENSE400BSI。并对该器件开展了相机驱动电路的硬件设计和软件设计。

1 功能框图设计

GSENSE400BSI是为满足科研、高端工业应用而设计的科学级sCMOS图像传感器，分辨率为2 048（H）x2 048（V），颜色为黑白色，并采用片上12位的列并行ADC。根据传感器的性能指标，可以知道传感器的最大帧率为48 fps，每一个像素所占位数为12 bit，而实时的图像数据传输速率要求达到2 048x2 048 x48fpsx12bit=2.4 Gbits/s。传感器通过8路LVDS（Low-Voltage Differential Signaling低电压差分信号）向外传输图像数据，每路LVDS传输的数据速度300 Mbps。

这种情况下，传统图像采集系统无法满足采集要求[7-10]。因而，需要突破传统技术，设计一种新型传感器驱动和图像采集系统。

而基于强大的处理能力的FPGA控制的外围电路、DDR2缓存、USB3.0数据传输的高速数字图像采集系统具有可靠性高、数据不丢失、抗干扰性强、便于数据传输和处理等优点，满足了本设计的要求。

如图1所示，图像采集系统由Gsense400图像传感器、FPGA控制处理模块、DDR2-SDRAM、USB3.0协议控制器、电源电路等几部分组成。

本图像传感器的工作流程是：FPGA作为主处理模块，通过SPI通信向图像传感器发送寄存器配置指令，配置完成后，发送控制信号（Control）和行（ROW）解码信号对传感器进行启动和模式配置。图像传感器在FPGA的控制下采集图像，并通过低电压差分信号（LVDS）输出图像数据，FPGA通过内部的串并转换器，将串行图像数据转换为并行数据，存入DDR2中，然后把DDR2中所有数据读出，经过USB3.0控制模块把并行数据转化为差分信号，传送给电脑。

图1 GSENSE400的图像传感器硬件设计结构图

2 硬件电路设计

2.1 主板电路设计

FPGA作为系统以及图像采集处理板卡的核心器件，外围器件的电路和功能已经得到尽可能的简化，许多外围的功能器件的接口均由FPGA来实现[11-14]。如图2所示，整个系统中仅仅需要核心处理器FPGA以及FPGA配置模块、DDR2-SDRAM、USB3.0接口模块等4个重要部分组成，整体上提高了电路的稳定性，而且其先进的开发工具使整个系统的设计调试周期大大缩短。

2.1.1 FPGA选型

FPGA要实现与Gsense400的通信和数据的传输以及对DDR2芯片和USB3.0芯片的控制，以及满足电路设计中资源引脚数的要求，在PCB布线过程中还要考虑到与外部DDR2芯片、USB3.0芯片连接的便携性，同时满足调试过程中所需逻辑单元的数量，因而选择了具有大量引脚数和逻辑单元个数的FPGA芯片XC6SLX150-2FGG900C。

2.1.2 存储器选型

由于驱动系统需要大数据量的图像采集和传输，综合PCB布板空间、内存容量和传输速度等因素，选择了Micron公司的DDR2芯片MT47H64M16-25E作为大容量外部存储，它具有1 Gb的运行内存，最大数据速率可达800 Mbit/s，满足了相机驱动电路设计的需求。

2.1.3 USB3.0传输芯片选型

而根据高速数据传输电路的要求，USB3.0芯片采用了赛普拉斯（CYPRESS）公司的CYUSB3014芯片，此芯片具有高度集成的灵活性，符合最新的USB3.0标准，传输速率最大可达500 MB/s，满足了图像传感器数据传输的需求[15]。在芯片内部集成了一个32位的ARM926EJ处理器内核，核心工作频率是200 MHz。并且它具有一个高性能、高灵活度、可进行完全配置的并行通用接口GPIF II，能够配置为8位、16位、32位数据传输任何一种。

图2 主控板硬件电路框图

2.1.4 主板供电电源设计

主板供电电压为5 V，为了让主板正常工作，需要3.3 V、2.5 V、1.8 V、1.2 V 4路电源和较大的输入电流。因而四路电源选用了DCDC稳压芯片MP2359，它具有效率高，不发热的特点，最大电流输出为1.2 A，提高了主板电源的工作效率，电容和电感的使用，降低了纹波，并保证了电源供电的稳定性。电路如下图3所示，根据所需电压可匹配R1和R2的大小。

图3 MP2359电平配置电路

主控板所用的FPGA、USB3.0芯片CYUSB3014、DDR2芯片MT47H64M16HR均为FBGA封装结构，为了方便每个芯片I/O信号的引出，本设计的PCB板层数为8层，并且设计本身需要做高速的数据传输，为了保证LVDS信号、DDR2的数据信号、USB3.0的数据信号的传输完整性，本设计对LVDS信号差分走线，对DDR2和CYUSB3014数据线和地址线做等长蛇形走线。

2.2 传感器板电路设计

2.2.1 Gsense400BSI外围电路设计

传感器采用电子卷帘式快门，外部供电电压分别为3.3 V和1.8 V，并通过SPI通信对传感器的扫描方向和列级的PGA（Programmable Gain Amplifier可编程增益放大器）进行设置；它具有片上12位列并行ADC功能，从而需要12路的驱动信号来驱动像素；它有8路LVDS输出，每路传输相邻的256列像素；它对于时序有着严格的要求，并且需要25 MHz的外部时钟信号作为主时钟驱动传感器的运行。

如图4所示，电路由25 MHz时钟输入、1路LVDS输入时钟、1路LVDS输出时钟、8路LVDS数据、SPI通信、12路像素驱动行解码信号和19路编码信号组成。

2.2.2 传感器板供电电源设计

传感器板输入电压为5 V，为了保证传感器有高精度、高稳定性的供电电压，本设计选用了Sipex西伯斯公司的SPX3819M5芯片，它是一款500 mA输出的低噪声低压差LDO（低压差线性稳压器）稳压器，仅有40 μV的低噪声电压，电压输出可达1%的高精准度，Gsense400图像传感器的模拟供电部分为3.3 V，PLL锁相环部分供电为1.8 V，像素驱动部分供电为3.0 V，而此款稳压器分别有3.3 V、3.0 V、1.8 V系列，满足了传感器对于电压和电流的要求。SPX3819电路如图5所示。

3 软件设计和时序仿真

3.1 软件设计框图

图像传感器电路模块的FPGA程序主要包括：时钟管理模块、FIFO缓存模块、USB控制模块、DDR2-SDRAM控制器、LVDS数据传输模块，整体结构框图如图6所示。

时钟管理模块主要利用PLL（锁相环）产生FPGA程序所需要的时钟，本程序里包括DDR2 IP核的本地接口时钟、提供给DDR2的接口时钟、提供给USB3.0控制模块的工作时钟和程序工作的主时钟等。

FPGA的Gsense400控制模块通过SPI通信配置传感器的PGA（可编程增益放大器），通过状态机实现19路的控制波形和12路像素驱动信号，并通过8路LVDS接收来自图像传感器采集到的图像数据。

数据发送FIFO1模块是把DDR2-SDRAM发送过来的数据进行位宽转换并起到一个缓冲数据的作用。

DDR2控制器主要用来实现DDR2 IP core与接口的对接时序，并控制Gsense400的数据接收和数据发送FIFO1与DDR2-SDRAM芯片之间进行正确的数据通信。

图4 Gsense400电路图

图5 SPX3819连接电路图

USB控制模块主要是通过SPI通信控制CYUSB3014模块，对此模块进行配置，并将图像数据信号传送到CYUSB3014。

3.2 仿真时序

通过软件设计，利用ISE中的仿真工具，对设计的程序进行波形仿真和时序验证。

3.2.1 SPI仿真波形

SPI是一种常用的全双工串行数据线[16]，而本设计中SPI通信主要用来完成对于传感器的寄存器配置，如图7所示，当为一个写时序和读时序的SPI波形，而SPI的写指令和读指令不能同时进行。要首先完成写寄存器指令，当spi_write置高时，完成写寄存器任务，一个时钟周期后置低。当spi_read置高时，开始读寄存器操作，当spi_read置低时，读操作完成。

3.2.2 数字控制信号时序

数字控制信号有513个传感器像素时钟周期，总共19路信号。数字控制信号用于传感器模式配置，如图8为STD模式下高增益仿真波形时序图。传感器在513个像素时钟周期下，完成了两列像素的读取。