基于FPGA的弹载多参数存储系统设计

王利斌 张会新 刘文怡

摘 要： 为了解决导弹飞行弹体遥测数据的高精度采集的问题，设计一种以FPGA为高精度的多参数采编存储系统，系统主要由数据采集模块、数据实时监测模块、数据存储模块组成，采集模块对不同的模拟信号和数字信号进行采集、编帧。实时监测模块能够在采集过程中对数据进行实时监测，并通过长线完成与上位机通信，存储模块能实现硬回收和数据进行回读。为实现高精度采集存储加速度计信号，研究了利用高精度A/D转换器对加速度计信号进行采集，对提高A/D转换电路信噪比做出了分析，使其满足精度范围要求。实验结果表明，该采编存储系统采集精度高、性能可靠。

关键词： 弹载系统； 参数存储系统； A/D转换； 信噪比分析； 实时监测； 加速度计信号

中图分类号： TN965+.6?34； TP274 文献标识码： A 文章编号： 1004?373X（2018）08?0049?04

Abstract： To resolve the problem of high precision acquisition of telemeasuring data for the missile′s flying projectile， a high?precision multi?parameter acquisition and storage system based on FPGA is designed. The system is composed of data acquisition module， data real?time monitoring module and data storage module. The acquisition module is adopted to collect and frame the different analog signals and digital signals. The real?time monitoring module can monitor the data in real time during data acquisition and achieve long line communication with the host computer. The storage module can realize hard recycling and data readback. To achieve high precision acquisition and storage of accelerometer signals， the accelerometer signal acquisition of high precision A/D converter is studied and improvement of the signal?to?noise ratio （SNR） for A/D conversion circuit is analyzed so that the precision scope requirement can be met. The test results show that the acquisition and storage system has high acquisition precision and reliable performance.

Keywords： missile?borne system； parameter storage system； A/D conversion； SNR analysis； real?time monitoring； accelerometer signal

0 引 言

近年来，随着航空航天技术的迅猛发展，对各类飞行参数的信息量需求大增，同时对数据采集存储设备提出了更高要求[1?2]。为了有效采集某型号导弹飞行弹体的工作参数，本文设计一种基于FPGA多通道采编存储器，实现对3 路加速度信号、4路缓变信号、8路速变信号和1路PCM数据信号的高精度采编和实时监测，并将数据存入以FLASH为核心的存储模块，完成飞行试验后实现数据回读。

1 系统整体设计

依据模块化的指导思想，将该采编存储器分为数据采集模块和数据存储模块、供电模块、实时监测模块，各模块相互独立，系统总体设计如图1所示。选取XC3S400?PQ208作为主控芯片[3?4]，将A/D转换后的模拟信号与数字信号进行混合编帧后存入FLASH模块，采集过程中接收上位机命令字，对数据进行实时监测，本文主要介绍数据采集和实时监测模块功能的实现。

2 系统硬件设计

2.1 信号调理电路设计

由于加速度信号、速变信号、缓变信号均为模拟信号，需要进行信号调理才能用于A/D模块采集和转换，模拟信号范围均为0～5 V，无需信号放大，采用电压跟随进行阻抗匹配即可，选取OPA4340作为运算放大器。该芯片支持最低2.5 V输入，最大频带相应带宽5 MHz，同时为了滤去系统高频干扰，组件RC低通滤波实现低于150 kHz频率信号的通过。

2.2 加速度信号A/D转换电路设计

加速度是飞行过程中的重要参数，需要较高的测量精度[5?6]，系统要求A/D转换精度至少为22位，本次设计选取逐次逼近类型的A/D转换芯片AD7767和差分ADC驱动器。ADA4941?1用来组建高精度A/D转换电路。AD7767是一款24 bit，最高采样率为128 KSPS，最低功耗仅为15 mW，片内具有FIR滤波功能的芯片。

由于AD7767采用全差分驱动，选取功耗低、噪声小的ADA4941?1实现全差分驱动，该电路从单端信号源驱动AD7767，加速度信号Vina经过电压跟随器后输入ADA4941?1驱动器。硬件连接原理图如图3、图4所示。

2.3 A/D信噪比分析

信噪比（SNR）是指實际输入信号的均方根值与奈圭斯特频率以下除谐波和直流以外所有其他

频谱成分的均方根和之比，分贝（dB）表示。信噪

比公式为20lg[VSVN，]其中[VS]表示输入信号值、[VN]表示噪声电压的“有效值”[7]。AD7767的噪声主要来自硬件电路模拟输入端，为获得较高信噪比需使驱动增益尽量低，本次设计在VIN+和VIN-的输入端增加RC低通滤波器，选用C6与R8构成低通滤波，截止频率为：

2.4 速变、缓变A/D电路设计

将调理后的速变信号和缓变信号通过模拟电子开关选通一路送往A/D转换电路进行信号采集，模拟开关选用的是ADG706，可通过4位二进制地址线A[3：0]实现16路通道选通，开关的切换速度[9]可达50 ns。

采集8路频率为50 kHz的速变信号和4路采样频率为10 kHz的缓变信号，转换精度为8位，总采样率为280 kHz，由于AD7767最高采样率只有128 kHz，无法满足采样要求，所以选取12位并行逐次逼近型AD7492作为A/D转换器，其最高采样率达到1.25 MSPS，具有功耗低、速度高等特点，满足设计要求。原理图如图5所示。

2.5 PCM接收电路设计

由于遥测系统以DS26C32产生RS 422差分电平方式进行数据发送，所以接收端采用RS 422差分接收芯片将串行数据写入FPGA内部FIFO进行缓存。长线传输考虑线上阻抗，设计中选用100 Ω电阻差分线匹配电阻[7]。数字量接收电路原理图如图6所示。

2.6 实时监测单元设计

实时监测时，由于发送和接收口速率不匹配，不能直接将采编后数据回传上位机，选取容量较大的FIFO芯片IDT72V19160实现模拟量和数字量的缓存[9]。该芯片容量为64 kB，速度可达100 MHz。

3 系统软件设计

3.1 模拟量数据混合编帧

混合编帧按照模拟量采样频率的倍数关系进行采样，3路加速度计的采样率为1 kHz，4路缓变信号采样率为10 kHz，8路速变信号为50 kHz，选取加速度信号作为基准，加速度信号出现1次，缓变信号出现10次，速变信号出现50次，编帧表如表1所示。表1中：SB1～SB4、HB1～HB8和AS11～AS23分别表示速变信号、缓变信号和加速度计信号；AS11，AS12和AS13分别是第一路加速度信号的高8位、中8位和低8位，共24位数据；在一帧数据内增加缓变小帧标志14 6F和帧标志EB 90。

3.2 PCM数据接收和缓存

PCM数据流的每一个数据都对应CLK时钟，每帧数据与一个帧同步信号对应，在时钟上升沿对应数据开始位，接收端根据判断上升沿接收数据，将数据依次移入8位数据寄存器实现串并转换，方便后续编帧。将PCM数据直接缓存到FPGA内部RAM块，通过调用IP核来实现[10]，如图8所示，将深度设为2 048即可实现2 kB缓存的调用。

3.3 数据实时监测的实现

模拟量数据添加帧头0x5A和0x55，PCM解码数据添加帧头0x14和0x67。实时监测选择挑帧回传的方式，将接收到的模拟量和数字量每隔一定容量向回传上位机界面显示。将模拟数据和解码后PCM的数据各取252 B写入缓存FIFO。根据FIFO读/写数据有先进先出的工作特点，如果采用判半满标志的方式来进行数据读取，则在切换通道时，缓存中的数据仍为通道切换前的数据直接上传至上位机，导致数据分析过程出错，不宜采用；而采用判空标志的方式来读取数据，当缓存中有数据时即可将其读出，并通过长线上传至上位机。因此，本设计采用判空有效来实现数据读取。

4 测试结果显示

图9为读取的一帧模拟量数据，模拟量数据的帧头标志位EB 90， 14 6F为缓变信号小帧标志，用来区分速变信号、缓变振动信号和加速度信号。

图10为上位机回读到的模拟量数据与PCM数据，模拟量数据的帧头标志为5A 55，PCM数据的帧头标志为14 67，帧头标志之间有256 B的数据。经上位机读取对比，与测试台发送的PCM数据一致，满足PCM接收解码的要求。

5 结 语

本文设计的采编系统采用模块化的思想，完成模拟量和数字量的采集和实时监测功能，各项指标满足任务要求，任务要求全部实现。现已成功应用于某模型弹上试验，工作性能稳定。

参考文献

[1] 祝常红.数据采集与处理技术[M].北京：电子工业出版社，2008.

ZHU Changhong. Data acquisition and processing technology [M]. Beijing： Publishing House of Electronics Industry， 2008.

[2] 王明泉.信号与系统[M].北京：科学出版社，2008.

WANG Mingquan. Signal and system [M]. Beijing： Science Press， 2008.

[3] JOHNSON H， GRAHAM M. High?speed digital design [M]. Beijing： Publishing House of Electronics Industry， 2010.

[4] Xilinx Inc. Spartan?III 2.5V FPGA family： complete data sheet [M]. San Jose： Xilinx Inc.， 2013.

[5] HIKAWA H. FPGA implementation of self organizing map with digital phase locked loops [J]. Neural networks， 2005， 18（5/6）： 514?522.

[6] 李莹，苏淑靖.一种高精度多通道数据采集存儲电路的设计[J].电视技术，2013，37（19）：91?95.

LI Ying， SU Shujing. The design of a high?precision multi?channel data acquisition and storage circuit [J]. Video engineering， 2013， 37（19）： 91?95.

[7] 江民俊，王琪，宫明广，等.基于FPGA与ARM9平台的弹上遥测采编系统设计[J].计算机测量与控制，2010，18（11）：2591?2592.

JIANG Minjun， WANG Qi， GONG Mingguang， et al. Design of onboard telemetry acquisition system based on FPGA and ARM9 platform [J]. Computer measurement &； control， 2010， 18（11）： 2591?2592.

[8] 郑燕露.飞控数据记录器及单元测试装置的研制[D].太原：中北大学，2012.

ZHENG Yanlu. Design and fabrication of flight?control data recorder and unit test device [D]. Taiyuan： North University of China， 2012.

[9] 于海，樊晓桠.基于FPGA异步FIFO的研究与实现[J].微电子学与计算机，2007，24（3）：210?213.

YU Hai， FAN Xiaoya. Research and implementation of asynchronous FIFO based on FPGA [J]. Microelectronics &； computer， 2007， 24（3）： 210?213.

[10] 黄万伟.Xilinx FPGA应用进阶：通用IP核详解和设计开发[M].北京：电子工业出版社，2014.

HUANG Wanwei. Xilinx FPGA application advancement： explanation of universal IP core and its design and development [M]. Beijing： Publishing House of Electronics Industry， 2014.