CMOS数模混合芯片布局和噪声隔离及综合验证研究

张卓先

摘 要：数模混合芯片已经在当今世界占据越来越大的市场份额了，而它所包含的诸多问题也很值得研究，比如数字模拟模块之间的布局、噪声隔离和电源分配，以及之后的混合验证等。本文即以此入手，阐述了上述数模混合芯片存在的诸多问题。内容涉及到后端设计的各个方面，希望能为广大后端工程师提供一些借鉴，以期提高芯片设计的水平和效率。

关键词：数模 芯片 噪声 验证

中图分类号：TN41 文献标识码：A 文章编号：1672-3791（2018）10（c）-000-02

以功能为标准来进行划分，集成电路芯片大致可分为三类：纯数字、纯模拟以及数模混合。数字芯片具有结构化和自动化设计程度高，研发速度快，人才培养周期短等特点，模拟电路则在精度方面更具优势，而且是自然界各种信号的接口，缺点是自动化程度低，人才培育周期较长。数模混合芯片则结合了双方的优势，是未来芯片产业发展的趋势。但数字和模拟电路之间存在的差异使得混合芯片的布局，噪声隔离以及LVS（电路板图一致性的检查）验证等方面成为一个难点，本文即以此为切入点，探讨了上述问题。

1 数模混合芯片的噪声隔离及布局

一般而言，数字电路频率高，信号变化快，会对以精度见长的模拟电路造成严重干扰，所以在芯片上，对数模电路之间的各方面隔离就显得非常重要了。通常情况下，数字模拟电路之间容易形成干扰的途径有衬底和金属线两种。混合芯片生长在单一衬底（常为P型注入）之上，对数字和模拟电路中的NMOS晶体管来说，它们具有同样的P型衬底，噪声即会通过衬底进行传导。尤其是为了防止闩锁效应（latch up），很多芯片会加重衬底掺杂以便减小衬底电阻，这样会使噪声传递更加严重。而金属线之间的噪声传递一般是通过线间介质层（ILD）所具有的电容来耦合产生的，一般称其为串扰（crosstalk）。这些噪声轻则会影响电路性能，重则会使电路逻辑功能产生错误，对于上述两种噪声干扰的防治，在设计中的方法有N阱隔离、保护环隔离、深阱隔离、屏蔽线隔离、SOI（绝缘衬底硅）等，前4种方法属于后端设计的范畴，最后一种是由工艺厂来完成的，N阱、保护环、深阱（需要额外的掩膜版）和SOI的添加都是试图在衬底上隔绝噪声，而屏蔽线则用来隔离线间耦合噪声。N阱隔离无需额外掩膜版，但鉴于N阱深度有限，且不能给NMOS器件提供完善屏蔽，而深阱的添加则能解决NMOS晶体管的分隔问题，且其深度远胜于N阱。保护环隔离是在模块外依次添加P型和N型的注入环，三环结构（PNP）要比双环（PN或NP）的效果更好。屏蔽线方法是在干扰线和敏感线之间放置连接电源或地的屏蔽线，芯片在上电时电源电压会由零上升，这种波动使其屏蔽效果弱于连接地的屏蔽线。模拟信号和慢数字信号之间，慢数字信号和时钟线之间，高敏感度模拟线和低敏感度模拟线之间的屏蔽，它们所连接的电源或地是不同的，应该按照屏蔽线不能给电源和地造成反向干扰这个原则加以选择。

但无论是衬底隔离还是屏蔽线的方法，都很难百分之百地去除模拟数字电路间的噪声。所以更应注意的是在布局上使两者区隔开来，因为从理论上来说，当距离非常大时，噪声传导几乎可以忽略不计了。可是对于芯片设计而言，面积引发的成本问题同样是必须要考虑的，所以适当的排布模拟数字单元以做好权衡就显得更为重要了。在进行数模混合电路的布局时，首要的考虑因素就是使数字电路和模拟电路分开，而且频率最快的数字电路（如时钟电路）和最敏感的模拟电路（如偏置电压，偏执电流模块，ADC）应该间隔最远，最好能处于芯片的两端，并做好各种屏蔽措施，而信号转换较慢的数字电路和敏感度不太高的模拟电路可以放置在数字和模拟部分的交界处，但它们之间同样要有屏蔽的存在。与此相结合的是电源和信号I/O（输入输出接口）的放置，通常情况下，电源I/O分为3种：一是模拟专用I/O，给模拟电路供电；二是数字低压I/O，用于芯片内的数字电路；三是数字高压I/O，负责给I/O上的ESD（静电释放）器件供电，用于芯片核心逻辑电路的数字和模拟I/O都应该尽量放置于对应电路模块附近，这样既避免了金属连线穿越干扰模块，产生耦合噪声，也能使其长度尽量缩短，减小了寄生参数，同时还使得数字和模拟各自的ESD环路保持完整和有效。数字和模拟I/O的电源和地线之间利用power cut（一组背靠背的二极管）相连接，使得整个芯片的ESD系统完整衔接。需要注意的是，有些模块的干扰能力极强，如PLL（锁相环），甚至对数字电路也会造成影响，这样的模块需要放置于芯片的边缘处，其电源和地线的I/O最好也要單独设置，而与此相类似，少数敏感电路也应该采用单独电源，比如图像传感器中的像素阵列，它的电压同样应该独立供给。信号线之间除了要采用屏蔽外，放置顺序也需注意。时钟线要放置在最远离模拟线的区域，由近及远，它旁边依次是：快变化数字线，慢变化数字线，模拟电流线，模拟电压线，这是按照各部分的干扰和敏感程度划分的。

2 模数芯片的混合验证

模数芯片的后端设计通常分为两种，以数字为主导和以模拟为主导，这是依照芯片电路中数字还是模拟占据更多部分来决定的。以数字为主导的流程是将模拟单元的版图转换为IP，输入数字APR（自动布局布线）工具中进行后续拼接和验证，以模拟为主导的流程则是将APR生成的数字部分以gds格式提供给模拟后端工具进行后续工作。本文以后者为例说明模数芯片的混合验证。不同于单个模块可以直接通过calibre提取电路网表进行验证，混合芯片的网表通常需要手动拼接各个模块的子网表。一款常用的混合芯片所用到的子网表有：顶层单元的网表（包含所有的模拟电路和部分不由APR生成的数字电路，通过icfb工具提取，作为其他所有子网表的头文件），I/O单元的网表（包含I/O单元定义，由工艺厂提供），RAM的网表（RAM生成器自动生成），数字的顶层网表（由APR工具生成），数字基本单元网表（包含数字基本单元定义，由工艺厂提供），所有的子网表都应该使用命令INCLUIDE链接入顶层单元网表内。APR生成的数字网表格式是*.v的，要和其他网表进行拼接验证就要先对其利用v2lvs命令进行格式转换。

数字顶层网表只描述了数字单元之间的连接关系，数字单元内、晶体管级的定义是在数字基本单元网表内完成的。需要注意的是，工艺厂为了简便，对数字基本单元网表内电源与地的定义使用了GLOBAL全局变量的方法，这样可能会影响到顶层网表内电源与地的定义，造成混合验证错误，所以相关端口的命名一定要加以区分。因为APR产生的数字模块网表是通过INCLUDE命令链入的，所以当顶层网表内有调用关系的语句涉及到相关数字模块时，应该使用黑盒子的验证方法，只保留它的端口，而其内部应该像黑盒子一样掏空，相同的方法还适用于I/O电路网表。

3 结语

本文陆续探讨了数模混合芯片在布局，噪声隔离和综合验证等方面存在的一些问题，内容涉及到后端设计的各个方面，希望能为广大后端工程师提供一些借鉴，以期提高芯片设计的水平和效率。

参考文献

[1] 黄莹.calibre验证在集成电路版图设计中的应用[J].电脑编程机器技巧与维护，2015（6）：33-39.

[2] 高秋红.面向SOC设计的混合验证方法及其应用[J].电脑知识与技术，2006（8）：66-69.